当前位置:主页 > 科技论文 > 电子信息论文 >

基于改进CORDIC算法的直接数字频率合成器的ASIC实现

发布时间:2017-09-14 09:05

  本文关键词:基于改进CORDIC算法的直接数字频率合成器的ASIC实现


  更多相关文章: DDS 相幅转换 CORDIC ASIC


【摘要】:直接数字频率合成系统以快速的频率、相位、幅度切换,优异的频率分辨率,低相位噪声,以及频率切换相位连续著称。DDS在大量数字电子系统中扮演重要角色,如数字通信系统,电子战和雷达系统,测试测量设备,以及医疗设备。近几年,随着工艺尺寸不断缩小,芯片集成度不断提高,DDS系统的低延迟、超高速、低功耗成为研究的重点。论文依托“14位2.5GHz DDS及IP核技术研究”项目,分析了DDS原理、架构、误差来源。DDS通过频率字累加得到相位,直接将相位信息转换成正弦信号对应的幅度值,该过程为非线性映射,通常采用数字方式实现,幅度信号最后经过D/A转换及滤波平滑后输出所需频率信号。DDS系统由相位累加器、相幅转换器、数模转换器构成,其主要误差包括相位截短误差、幅度量化误差、DAC非理想性、相幅转换误差。本文重点讨论相幅转化器的算法和实现问题。通过分析对比五种相幅转换实现方法,选择易于采用CMOS工艺实现高精度的CORDIC算法。然而采用传统CORDIC算法实现相幅转换器,存在每次迭代旋转前需要判定旋转方向和迭代次数多的缺点。为解决这两个问题,利用三角函数近似处理,不能使用近似的前几级采用小的查找表实现,能够使用近似处理的旋转级进行合并,减小旋转次数,得到改进型CORDIC算法。该方法排除了每次旋转迭代前的方向判断,并将旋转迭代次数降为原来的三分之一。在0.18um COMS工艺上,基于改进型CORDIC算法,完成14位2.5GHz的DDS芯片的设计、验证、实现,并解决了高速数模接口数据时序问题,最终流片、封装、测试。该DDS芯片的频率切换时间仅3.2ns、频率控制字32位、相位控制字16位、幅度控制字14位,同时还可实现频率、相位、幅度连续扫描功能。测试结果表明,DDS芯片工作速度可达2.5GHz,频率、相位、幅度控制功能均正常,宽带动态无杂散范围在低频下达56dB,高频(80%乃奎斯特率)下有41dB。
【关键词】:DDS 相幅转换 CORDIC ASIC
【学位授予单位】:电子科技大学
【学位级别】:硕士
【学位授予年份】:2016
【分类号】:TN74
【目录】:
  • 摘要5-6
  • ABSTRACT6-10
  • 第一章 绪论10-14
  • 1.1 课题研究背景10
  • 1.2 国内外研究现状10-12
  • 1.3 本文研究的主要内容12
  • 1.4 本文组织架构12-14
  • 第二章 DDS的原理、架构和误差来源14-24
  • 2.1 DDS的原理14
  • 2.2 DDS的架构14-21
  • 2.2.1 相位累加器15-16
  • 2.2.2 相幅转换器16-20
  • 2.2.3 数模转换器20-21
  • 2.3 DDS误差来源21-23
  • 2.4 本章小结23-24
  • 第三章 改进型CORDIC算法24-35
  • 3.1 CORDIC算法及不足24-26
  • 3.2 改进型CORDIC算法26-31
  • 3.3 改进型CORDIC算法行为建模与仿真31-32
  • 3.4 改进型CORDIC算法性能评估32-34
  • 3.5 本章小结34-35
  • 第四章 DDS电路设计、实现与验证35-68
  • 4.1 混合信号ASIC设计流程35-36
  • 4.2 DDS系统架构设计36-39
  • 4.3 DDS数字电路设计实现39-59
  • 4.3.1 数字模块划分39
  • 4.3.2 相幅转换模块设计39-43
  • 4.3.3 反sinc模块设计43-47
  • 4.3.4 译码电路设计47-48
  • 4.3.5 数字电路验证48-51
  • 4.3.6 数字电路实现51-59
  • 4.4 DDS模拟电路设计实现59-66
  • 4.4.1 模拟电路模块划分59
  • 4.4.2 高速MUX电路设计实现59-61
  • 4.4.3 DAC核设计实现61-63
  • 4.4.4 数模接口时序保证电路设计实现63-66
  • 4.5 全芯片混合信号仿真验证66-67
  • 4.6 本章小结67-68
  • 第五章 DDS芯片测试与分析68-74
  • 5.1 测试平台开发68-70
  • 5.2 功能测试70-71
  • 5.3 动态参数测试分析71-73
  • 5.4 本章小结73-74
  • 第六章 结论与展望74-76
  • 6.1 结论74
  • 6.2 下一步工作展望74-76
  • 致谢76-77
  • 参考文献77-80
  • 攻硕期间取得的研究成果80-81

【参考文献】

中国期刊全文数据库 前4条

1 张华栋;庞志勇;陈弟虎;;约束设置与逻辑综合在SoC设计中的应用[J];电子技术应用;2010年07期

2 杨j,

本文编号:849103


资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/849103.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户05488***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com