基于调制的时间交织ADC数字校准技术研究

发布时间：2017-09-23 10:02

  本文关键词：基于调制的时间交织ADC数字校准技术研究

  更多相关文章： 时间交织ADC 通道失配 全数字后台校准 沃尔什变换

【摘要】：微电子工艺上的演进使得单片集成度不断提高,但并没有给传统架构的模数转换器(Analog to Digital Converter, ADC)设计带来太大的帮助,受各种非理想因素的限制,在单片上实现兼具高速和高精度的高性能ADC显得十分困难。时间交织(Time-interleaved)技术的应用则让高性能ADC的设计者们看到了希望。时间交织ADC以多片ADC交替采样来实现高速采样,是一种有效解决高速高精度矛盾的方式,现在越来越多高端的ADC都采用这种架构。然而,制造工艺上的偏差,使得时间交织ADC的通道间存在各种各样的失配效应。这些失配效应严重地降低ADC的动态性能,这其中主要包括三种失配误差,分别是失调失配、增益失配和采样时间失配,必须将这三种误差消除,才能达到真正意义上的高速高精度。在模拟电路中对各个子通道进行严格的匹配设计收到的效果甚微,而利用数字电路的优势,通过数字辅助设计来实现误差的消除却显得游刃有余。引入数字辅助设计已然成为当前ADC设计的主流。在研究了当前的一些时间交织ADC的校准算法的基础上,讨论了这些算法的特点,并在深入了解这几种失配误差的特点后,研究了基于沃尔什序列调制的增益失配和采样时间失配的全数字后台校准算法。该算法利用数字信号处理的方法,对增益和采样时间失配所引起的杂散频谱进行有针对性的消减,能够将杂散频谱进行有效的消除,并且不会引入新的误差。与已有的相关算法相比,基于沃尔什序列调制的校准算法在校准效果和硬件资源的开销上都有较大的优势。为了验证算法层面的有效性,利用MATLAB/Simulink分别搭建了两通道和四通道12bits的时间交织ADC的校准算法模型,并进行了行为级的仿真,验证了算法层面上的正确性和有效性；为了验证算法的可实现性,利用Verilog HDL在行为级的基础上对算法进行了RTL代码的设计,并在Mentor公司的Modelsim上完成了RTL模型的功能仿真和验证；最后,为了对算法进行硬件验证,在Altera公司的StratixIV系列的FPGA上进行了硬件电路的验证,并将三种不同平台下的验证结果进行对比分析。多种验证结果都表明,对于奈奎斯特频带之内的输入信号(个别特殊频率点除外),经该算法校准之后,由失配带来的杂散频谱基本上都得到了消除,系统信噪失真比(SNDR)和无杂散动态范围(SFDR)都得到了极大的改善。
【关键词】：时间交织ADC 通道失配 全数字后台校准 沃尔什变换
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN792
【目录】：

• 致谢7-8
• 摘要8-9
• ABSTRACT9-16
• 第一章 绪论16-22
• 1.1 高性能模数转换器的发展现状16-19
• 1.2 数字辅助设计19-20
• 1.3 论文的主要内容及组织结构20-22
• 第二章 时间交织ADC理论基础及误差模型22-36
• 2.1 时间交织ADC概述22-25
• 2.1.1 时间交织ADC基本原理22-23
• 2.1.2 时间交织ADC主要动态性能参数23-25
• 2.2 时间交织ADC失配误差模型25-30
• 2.2.1 失调失配误差26-27
• 2.2.2 增益失配误差27-29
• 2.2.3 采样时间失配误差29-30
• 2.3 失配误差的仿真验证30-33
• 2.4 时间交织ADC校准技术研究现状33-34
• 2.5 本章小结34-36
• 第三章 基于调制的误差估计及校正算法研究36-59
• 3.1 基于调制的失配校准技术简介36-37
• 3.2 校准的整体思路37-40
• 3.3 调制信号的产生40-47
• 3.3.1 沃尔什序列调制40-44
• 3.3.2 误差系数的数值计算44-46
• 3.3.3 数字微分器的逼近46-47
• 3.4 基于互相关特性的失配误差估计47-51
• 3.4.1 失配误差估计公式的构造47-49
• 3.4.2 收敛精度的提高—收敛曲线的平滑处理49-51
• 3.5 缺陷及解决方法51-52
• 3.6 行为级仿真结果52-58
• 3.6.1 单频信号的校准53-57
• 3.6.2 多频信号的校准57-58
• 3.7 本章小结58-59
• 第四章 失配误差校准电路设计59-76
• 4.1 校准电路实现总体方案59-60
• 4.2 校准电路主要模块的设计60-66
• 4.2.1 调制信号发生器电路的设计60
• 4.2.2 微分器的设计60-64
• 4.2.3 相关运算的设计64-65
• 4.2.4 指数平滑滤波器的设计65
• 4.2.5 关键路径的优化65-66
• 4.3 校准电路的功能及硬件验证66-75
• 4.3.1 功能仿真66-69
• 4.3.2 FPGA验证69-74
• 4.3.3 三种平台的验证结果分析74-75
• 4.4 本章小结75-76
• 第五章 总结与展望76-78
• 5.1 总结76
• 5.2 展望76-78
• 参考文献78-82
• 攻读硕士学位期间的学术活动及成果情况82

【相似文献】

中国期刊全文数据库 前10条

1 任记达;;时间交叉采样失配误差分析[J];科技视界;2012年07期

2 何广顺;;中频带通失配误差对自适应对消的影响[J];火控雷达技术;1993年04期

3 解本钊;;随机交替采样技术研究[J];黑龙江科技信息;2007年08期

4 刘济民;;微波功率校准中消除失配误差的一种方法[J];电子测量技术;1981年04期

5 李福乐;段静波;王志华;;一种用于降低电容失配误差的电容选择配对技术[J];电子学报;2008年02期

6 唐家明;;广义反射系数——微波测量系统中的一个新概念[J];微波学报;1980年01期

7 洪亮;张俊杰;;交替并行模数转换器系统通道的失配误差[J];上海大学学报(自然科学版);2009年02期

8 张德斌;;n端口网络散射参数测量中失配误差的修正方法[J];现代雷达;1985年02期

9 秦国杰;刘国满;高梅国;傅雄军;许們;;一种时间交替ADC时间失配误差自适应校正方法[J];仪器仪表学报;2013年12期

10 邓琳;吕幼新;王洪;;并行采集系统通道失配误差测量及校正[J];电子科技大学学报;2006年03期

中国博士学位论文全文数据库 前5条

1 李靖;超高速时间交织模数转换器的研究与设计[D];电子科技大学;2014年

2 高俊枫;高性能低功耗SAR ADC的研究与设计[D];电子科技大学;2015年

3 潘卉青;高速TIADC并行采样系统综合校正技术研究[D];电子科技大学;2010年

4 李玉生;超高速并行采样模拟/数字转换的研究[D];中国科学技术大学;2007年

5 王亚军;宽带信号采样若干关键技术研究[D];西安电子科技大学;2013年

中国硕士学位论文全文数据库 前10条

1 杜阳;超高速ADC数字后校准关键技术研究[D];电子科技大学;2016年

2 潘云胜;基于调制的时间交织ADC数字校准技术研究[D];合肥工业大学;2016年

3 王启;TI-ADC系统通道失配校准技术研究[D];哈尔滨工业大学;2010年

4 焦少波;基于分时交替的高速高精度ADC设计与硬件实现[D];电子科技大学;2013年

5 沈建;高速OFDM接收机中分时ADC技术研究[D];电子科技大学;2013年

6 邹昊;TIADC失配误差数字后校准算法研究及实现[D];电子科技大学;2014年

7 刘艳茹;并行ADC采样通道失配误差的一种实时估计及校正方法研究[D];电子科技大学;2010年

8 李宗霖;TIADC系统时钟失配FMC校准算法及FPGA实现[D];电子科技大学;2012年

9 邱蓉;TIADC系统时钟失配误差校正算法研究[D];北京化工大学;2015年

10 李迦宇;用于TIADC的一种后台校准算法的研究和实现[D];合肥工业大学;2015年

，

本文编号：904609