基于SRAM型FPGA的软错误评估方法研究
发布时间：2021-04-02 21:19
随着集成电路工艺节点的不断进步,集成度的不断提高,操作频率的不断增加,供电电压的不断降低,纳米尺度集成电路越来越容易受到辐射影响（主要是空间辐射、大气辐射、工业辐射和封装材料辐射等）而导致系统输出错误,甚至引起系统失效。尤其在航空航天等特殊应用领域,高能粒子辐照作用引起的集成电路瞬态故障,已严重影响电子系统的可靠性。针对愈发严重的单粒子软错误问题,高效和高精度的单粒子软错误评估已成为高可靠性纳米尺度集成电路设计和应用领域所关注的热点问题。随着电路节点数的增加,软错误评估的计算量呈现指数级增长,严重减缓了敏感性评估过程,为了高效地分析集成电路对单粒子翻转的软错误敏感性,我们提出一种基于SRAM型FPGA故障注入的单粒子翻转敏感性分析方法,利用FPGA的硬件并行特性,有效加速单粒子翻转软错误评估过程。同时,单粒子瞬态对于软错误敏感性的影响机制较为复杂而难以精确建模,为了精确地分析单粒子瞬态.的软错误敏感性,本文将FPGA作为更真实的集成电路模拟平台,在其片上高精度地实现单粒子瞬态的产生和采集,并研究了单粒子瞬态传播时的脉宽变化。另外,作为SET传播研究的拓展部分,本文深入分析工艺波动和电子...
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：114 页
【学位级别】：博士
【部分图文】：
图２．１故障、错误与失效之Ｎ的逻辑关系??Ｆｉｇ．?２．１?Ｉ＇ｈｅ?ｌｏｇｉｃａｌ?ｒｅｌａｔｉｏｎｓｈｉｐ?ｂｅｔｗｅｅｎ?ｆａｉｌｕｒｅ，?ｅｒｒｏｒ?ａｎｄ?ｆａｉｌｕｒｅ??
第二章软错误的基本知识??如图２．３．ｂ所示，福射引起的电压脉冲会沿着组合逻辑电路进行传播，可能被末端??的时序元件所捕获，从而导致电路错误［４５４６］。过去，ＳＥＴ效应的研宄很少受到关??注，与时序单元中的ＳＥＵ相比，ＳＥＴ对于软错误率的贡献是非常小的。然而，随??着半导器件工艺的不断进步，恃征尺寸缩减和操作电压下降，致使集成电路的??噪声容限下降，加上时钟频率的不断提高以及两级触发器之间的逻辑深度不断减??小（即异常脉冲被屏蔽的概率不断降低），组合逻辑电路中的ＳＥＴ对软错误率的??贡献愈发显著［４７４８］，有研宄表明，在最新的半导体工艺尺寸下，ＳＥＴ对软错误的??贡献率已十分接近ＳＥＵ［４９］。??ｅｎｅｒｇｅｔｉｃ?ｃｈａｒｇｅｄ??ｐａｒｔｉｃｌｅｓ???
一个作为故障注入电路，另一个作为非故障注入电路，用来判定故障??注入电路的输出以及时序逻辑状态是否异常。对故障注入电路时序单元所做的修??改如图３．３．ａ所示，ＦＩＥ是位故障注入使能端，每个触发器对应一个ＦＩＥ信号，若??Ｆ１Ｅ为丨时，正常信号的Ｄａｔａ＿ｉｎ将被取反输入到触发器中，即实现了?ＳＥＵ故障注??入的功能，若ＦＩＥ为０时，正常信号的Ｄａｔａ＿ｉｎ将直接输入到触发器中，电路正常??运行。ｓａｖｅ是保存当前状态的使能信号，当ｓａｖｅ为０时，当前触发器的输出信号??Ｄａｔａ＿ｏｕｔ会被选通到ｓｔａｔｅ触发器，实现触发器状态保存，当ｓａｖｅ为１时，ｓｔａｔｅ触??发器的状态将保持不变。ｌｏａｄ是加载之前保存状态的使能信号，当ｌｏａｄ为０时，??ｓａｖｅ阶段保存的触发器状态将被加载到ｆａｕｌｔｙ触发器中
【参考文献】：
期刊论文
[1]动态可配置多输出RO PUF[J]. 刘勇聪,王建业,丁浩. 电子技术应用. 2017(09)
[2]VLSI系统级软错误可靠性评价:综述[J]. 朱丹,李暾,李思昆. 计算机工程与科学. 2013(03)
[3]改进的仲裁器PUF设计与分析[J]. 张俊钦,谷大武,侯方勇. 计算机工程. 2010(03)
[4]航天电子抗辐射研究综述[J]. 冯彦君,华更新,刘淑芬. 宇航学报. 2007(05)
[5]龙芯1号处理器的故障注入方法与软错误敏感性分析[J]. 黄海林,唐志敏,许彤. 计算机研究与发展. 2006(10)
博士论文
[1]纳米集成电路软错误分析与缓解技术研究[D]. 孙岩.国防科学技术大学 2010
[2]集成电路单粒子效应建模与加固方法研究[D]. 刘必慰.国防科学技术大学 2009
硕士论文
[1]基于FPGA的微控制器芯核软错误敏感性评估方法研究[D]. 孙红云.合肥工业大学 2017
[2]纳米CMOS集成电路抗辐射加固锁存器设计研究[D]. 李昕.合肥工业大学 2017
本文编号：3115978
【文章来源】：合肥工业大学安徽省 211工程院校 教育部直属院校
【文章页数】：114 页
【学位级别】：博士
【部分图文】：
图２．１故障、错误与失效之Ｎ的逻辑关系??Ｆｉｇ．?２．１?Ｉ＇ｈｅ?ｌｏｇｉｃａｌ?ｒｅｌａｔｉｏｎｓｈｉｐ?ｂｅｔｗｅｅｎ?ｆａｉｌｕｒｅ，?ｅｒｒｏｒ?ａｎｄ?ｆａｉｌｕｒｅ??
第二章软错误的基本知识??如图２．３．ｂ所示，福射引起的电压脉冲会沿着组合逻辑电路进行传播，可能被末端??的时序元件所捕获，从而导致电路错误［４５４６］。过去，ＳＥＴ效应的研宄很少受到关??注，与时序单元中的ＳＥＵ相比，ＳＥＴ对于软错误率的贡献是非常小的。然而，随??着半导器件工艺的不断进步，恃征尺寸缩减和操作电压下降，致使集成电路的??噪声容限下降，加上时钟频率的不断提高以及两级触发器之间的逻辑深度不断减??小（即异常脉冲被屏蔽的概率不断降低），组合逻辑电路中的ＳＥＴ对软错误率的??贡献愈发显著［４７４８］，有研宄表明，在最新的半导体工艺尺寸下，ＳＥＴ对软错误的??贡献率已十分接近ＳＥＵ［４９］。??ｅｎｅｒｇｅｔｉｃ?ｃｈａｒｇｅｄ??ｐａｒｔｉｃｌｅｓ???
一个作为故障注入电路，另一个作为非故障注入电路，用来判定故障??注入电路的输出以及时序逻辑状态是否异常。对故障注入电路时序单元所做的修??改如图３．３．ａ所示，ＦＩＥ是位故障注入使能端，每个触发器对应一个ＦＩＥ信号，若??Ｆ１Ｅ为丨时，正常信号的Ｄａｔａ＿ｉｎ将被取反输入到触发器中，即实现了?ＳＥＵ故障注??入的功能，若ＦＩＥ为０时，正常信号的Ｄａｔａ＿ｉｎ将直接输入到触发器中，电路正常??运行。ｓａｖｅ是保存当前状态的使能信号，当ｓａｖｅ为０时，当前触发器的输出信号??Ｄａｔａ＿ｏｕｔ会被选通到ｓｔａｔｅ触发器，实现触发器状态保存，当ｓａｖｅ为１时，ｓｔａｔｅ触??发器的状态将保持不变。ｌｏａｄ是加载之前保存状态的使能信号，当ｌｏａｄ为０时，??ｓａｖｅ阶段保存的触发器状态将被加载到ｆａｕｌｔｙ触发器中
【参考文献】：
期刊论文
[1]动态可配置多输出RO PUF[J]. 刘勇聪,王建业,丁浩. 电子技术应用. 2017(09)
[2]VLSI系统级软错误可靠性评价:综述[J]. 朱丹,李暾,李思昆. 计算机工程与科学. 2013(03)
[3]改进的仲裁器PUF设计与分析[J]. 张俊钦,谷大武,侯方勇. 计算机工程. 2010(03)
[4]航天电子抗辐射研究综述[J]. 冯彦君,华更新,刘淑芬. 宇航学报. 2007(05)
[5]龙芯1号处理器的故障注入方法与软错误敏感性分析[J]. 黄海林,唐志敏,许彤. 计算机研究与发展. 2006(10)
博士论文
[1]纳米集成电路软错误分析与缓解技术研究[D]. 孙岩.国防科学技术大学 2010
[2]集成电路单粒子效应建模与加固方法研究[D]. 刘必慰.国防科学技术大学 2009
硕士论文
[1]基于FPGA的微控制器芯核软错误敏感性评估方法研究[D]. 孙红云.合肥工业大学 2017
[2]纳米CMOS集成电路抗辐射加固锁存器设计研究[D]. 李昕.合肥工业大学 2017
本文编号：3115978
本文链接：https://www.wllwen.com/kejilunwen/dongligc/3115978.html
