多路时间序列控制仪设计

发布时间：2024-06-29 15:42

　　时间序列控制仪是武器外弹道多站点测试试验和战斗部静爆试验的重要技术装备之一。论文总结了传统时间序列控制仪优缺点,针对传统时间序列控制仪延时通道少,智能化程度低,不便于携带,延时精度差的缺点,按照某单位兵器试验要求,在模块化设计思想的指导下,设计了一种多路时间序列控制仪。 1)论文研究和分析了现有时间序列控制技术的发展现状,论述了时间序列控制仪的工作原理,采用单片机配合可编程逻辑器件的时序控制方法设计了多路时间序列控制仪的总体方案。 2)完成了多路时间序列控制仪硬件电路和时序控制逻辑电路设计,对时序控制逻辑电路进行了功能和时序仿真。多路时序控制仪硬件电路由主单片机控制单元、时序控制单元、输入信号隔离单元、输出信号隔离和驱动单元组成。时序控制逻辑电路内嵌到时序控制单元的FPGA内部,完成输入触发信号的时序控制和延时时刻触发信号的输出,包括输入触发信号调理模块、地址译码控制模块、延时时间锁存模块、时序控制模块和脉宽整形模块。 3)设计了多路时序控制仪控制程序,由主单片机程序和从单片机程序组成,实现脱机模式和联机模式下延时时间的获取和装载,控制仪器整体和各模块的工作状态。 4)设计了多路时间序...

【文章页数】：67 页

【学位级别】：硕士

【部分图文】：

图１时序控制仪组成框图

图１　时序控制仪组成框图Ｆｉｇ．１　Ｔｈｅ　ｂｌｏｃｋ　ｄｉａｇｒａｍ　ｏｆ　ｔｉｍｅ　ｓｅｑｕｅｎｃｅ　ｃｏｎｔｒｏｌｌｅｒ　　时序控制仪的工作流程分为测试准备阶段和测试执行阶段．测试准备阶段获取各路延时时间并传输给相应的时序控制电路模块中，等待输入触发信号；测试执行阶段实现各....

图２时序控制电路模块组成框图

８　第２期　　　　　　　　　　　　　倪晋平等：一种多路时间序列控制仪的设计与实现

图３计数时序逻辑原理图

图３　计数时序逻辑原理图Ｆｉｇ．３　Ｔｈｅ　ｐｒｉｎｃｉｐｌｅ　ｏｆ　ｃｏｕｎｔｉｎｇ　ｔｅｍｐｏｒａｌ　ｌｏｇｉｃ　　利用ＱｕａｒｔｕｓⅡ软件的自带的仿真功能对计数时序逻辑进行时序仿真，其时序仿真如图４所示，预设延时数据为５５，则对应的延时时间为５．....

图４计数时序逻辑时序仿真图

逻辑电路的最终输出，经驱动电路驱动后，直接触发测试设备工作．脉宽调整逻辑原理如图５所示．图５中，Ｕ１０为８位加法计数器，计数常数设置为２００．当输入信号到来时，Ｕ１３的Ｑ端跳变为高电平，Ｕ１０开始加计数；当计数到２００时，ＣＯＵＴ输出一脉冲信号，该信号经Ｕ１１后对Ｕ１０和Ｕ１３清....

本文编号：3997774