晶体管测试机的嵌入式主板及其Web功能的研究和实现
发布时间：2020-07-17 12:08
【摘要】： 以晶体管为主的半导体分立器件的需求不断增大,开发新型的半导体分立器件测试系统具有很好的科研和经济意义。本实验室与长电科技合作开发了新一代的半导体分立器件测试系统,取得了较好的测试效果。本文围绕测试机中核心主板的软硬件再设计过程,就所涉及到的技术问题进行了分析和研究,以便为测试机的进一步开发和完善提供参考。 论文分析了嵌入式系统的应用和研究趋势,结合本研究室所开发的晶体管测试机的技术现状,提出了新型晶体管测试机的组成方案,即采用先进的ARM处理器,嵌入式操作系统uClinux,实现测试机系统的本地显示和嵌入式Web服务器功能,以实现基于局域网的分布式测试机系统。 分析了实现这一目标所需的关键技术后,在硬件方面,基于ARM S3C4510B嵌入式处理器对核心测控主板进行重新设计,包括扩展LCD接口;结合新的微处理器的特征,利用CPLD技术,对原测试机系统总线信号的产生也进行了改进设计,提高了系统性能。 软件方面,从兼容性出发,沿用uClinux嵌入式操作系统,通过适当的修改,完成了移植工作;进行了LCD模块的软件设计,使系统具有简单而实用的本地显示功能;而作为本文的主要目标之一,对嵌入式系统的Web服务器功能进行了研究开发,并取得了初步的成功。 论文还对实现以上目标所涉及到的具体技术问题,如开发环境的建立、基于JTAG的调试、目标板程序加载和基于宿主PC机的交叉编译等,进行了必要的论述。同时对uClinux环境下应用程序的开发、运行以及嵌入式Web服务器的实现进行了具体的阐述。最后,对全文进行了总结并对项目提出了展望。
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2005
【分类号】：TP331
【图文】：
EISA 总线转换为自定义的总线，延伸到测试主机，控制整台测试设备的运行；在 DOS 下用C 语言编写程序，更换或修改源代码以实现不同型号产品的测试，并具有简单的数据显示及统计功能。这款设备可以对晶体二极管、三极管、MOS-FET，结型 FET 等十几种分立器件的众多电气特性进行中速的测试，并分档。但是 CDS58 有其缺点：每台测试主机必须配备一台 PC 机作为控制用，造成资源的极大浪费，且 PC 机中的 EISA 总线正被逐渐淘汰；测试系统的各项性能指标一般，测试工艺参数修改的灵活性较差；其工作在 DOS 环境下，不能提供基于 Windows 的图形化操作界面，不能提供更加复杂的服务功能。JUNO 的 DTS-1000 提供了一个很好的参考目标，其采用了高性能的 32 位嵌入式处理器来搭建测控平台并采用了总线方式进行控制，获得了良好的测试性能、高速的数据处理及灵活的参数设置等能力，是目前比较先进的分立器件测试设备。但由于其测控平台只使用了传统的嵌入式方式，并没有使用相应的嵌入式实时操作系统进行开发，使得其嵌入式系统的性能没有得到充足的发挥。所以在新的嵌入式技术已经成熟的形式下，可以充分利用新的嵌入式技术，缩小与国际先进技术水平的差距，并迎头赶上。这套新一代半导体分立器件测试设备采用了目前比较流行的上下位机组成的主从式控制模式，PC 机作为上位机，负责工艺文件的编写、测试结果的显示和存储，采用 Windows操作界面；下位机为测试主机，测试主机由基于 32 位嵌入式处理器 ColdFireMCF5272 的CPU 板和多块功能电路板构成，测试主机根据测试工艺要求实现各参数测试和测试结果上传，上下位机采用串口通信。其测试系统组成和测试主机内部结构如图 1.1 所示。
二章 测试系统方案概述及其测试机主板实现方案研究前期开发的测试系统实现了晶体管的测试，其中部分的设计方案可以在本应用系统的中直接利用，但是这套系统没有真正发挥嵌入式系统的网络功能，也没有实现测试机地自主显示。在分析的基础上，这里提出了一种新的测试系统的总体方案，并为实现目标，对测试机主板的嵌入式系统的实现方案进行了必要的分析与选择。1 新型测试系统总体方案概述这里提出的新的测试系统是一种基于局域网的分布式测试系统，其总体方案的逻辑结图 2.1 所示。公司局域网公司管理机
ROM/SRAM/FLASH组0ROM/SRAM/FLASH组1ROM/SRAM/FLASH组2ROM/SRAM/FLASH组3ROM/SRAM/FLASH组4ROM/SRAM/FLASH组5DRAM/SDRAM组00x0000000每组可占用的地址空间为16K到4M字注： 可将每个组定位在64MB地址空间的任意位置图 3.3 S3C4510B 系统存储器映射3C4510B 地址总线生成ARM7TDMI 采用 32 位地址总线，地址总线提供 4GB 的线性寻址空间时，存储系统忽略低 2 位 A[1:0]；当发出半字访问信号时，存储系统以上原因，某些 ARM 系统在与存储器接口时，地址总线的连接需要 则通过一个片内的地址总线生成部件，隐藏该过程[19]。用户在设计系510B 的地址总线与存储器的地址总线一一对应连接即可（即 S3C451器的 A[0]对齐），其地址总线变换过程如图 3.4 所示。
本文编号：2759417
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2005
【分类号】：TP331
【图文】：
EISA 总线转换为自定义的总线，延伸到测试主机，控制整台测试设备的运行；在 DOS 下用C 语言编写程序，更换或修改源代码以实现不同型号产品的测试，并具有简单的数据显示及统计功能。这款设备可以对晶体二极管、三极管、MOS-FET，结型 FET 等十几种分立器件的众多电气特性进行中速的测试，并分档。但是 CDS58 有其缺点：每台测试主机必须配备一台 PC 机作为控制用，造成资源的极大浪费，且 PC 机中的 EISA 总线正被逐渐淘汰；测试系统的各项性能指标一般，测试工艺参数修改的灵活性较差；其工作在 DOS 环境下，不能提供基于 Windows 的图形化操作界面，不能提供更加复杂的服务功能。JUNO 的 DTS-1000 提供了一个很好的参考目标，其采用了高性能的 32 位嵌入式处理器来搭建测控平台并采用了总线方式进行控制，获得了良好的测试性能、高速的数据处理及灵活的参数设置等能力，是目前比较先进的分立器件测试设备。但由于其测控平台只使用了传统的嵌入式方式，并没有使用相应的嵌入式实时操作系统进行开发，使得其嵌入式系统的性能没有得到充足的发挥。所以在新的嵌入式技术已经成熟的形式下，可以充分利用新的嵌入式技术，缩小与国际先进技术水平的差距，并迎头赶上。这套新一代半导体分立器件测试设备采用了目前比较流行的上下位机组成的主从式控制模式，PC 机作为上位机，负责工艺文件的编写、测试结果的显示和存储，采用 Windows操作界面；下位机为测试主机，测试主机由基于 32 位嵌入式处理器 ColdFireMCF5272 的CPU 板和多块功能电路板构成，测试主机根据测试工艺要求实现各参数测试和测试结果上传，上下位机采用串口通信。其测试系统组成和测试主机内部结构如图 1.1 所示。
二章 测试系统方案概述及其测试机主板实现方案研究前期开发的测试系统实现了晶体管的测试，其中部分的设计方案可以在本应用系统的中直接利用，但是这套系统没有真正发挥嵌入式系统的网络功能，也没有实现测试机地自主显示。在分析的基础上，这里提出了一种新的测试系统的总体方案，并为实现目标，对测试机主板的嵌入式系统的实现方案进行了必要的分析与选择。1 新型测试系统总体方案概述这里提出的新的测试系统是一种基于局域网的分布式测试系统，其总体方案的逻辑结图 2.1 所示。公司局域网公司管理机
ROM/SRAM/FLASH组0ROM/SRAM/FLASH组1ROM/SRAM/FLASH组2ROM/SRAM/FLASH组3ROM/SRAM/FLASH组4ROM/SRAM/FLASH组5DRAM/SDRAM组00x0000000每组可占用的地址空间为16K到4M字注： 可将每个组定位在64MB地址空间的任意位置图 3.3 S3C4510B 系统存储器映射3C4510B 地址总线生成ARM7TDMI 采用 32 位地址总线，地址总线提供 4GB 的线性寻址空间时，存储系统忽略低 2 位 A[1:0]；当发出半字访问信号时，存储系统以上原因，某些 ARM 系统在与存储器接口时，地址总线的连接需要 则通过一个片内的地址总线生成部件，隐藏该过程[19]。用户在设计系510B 的地址总线与存储器的地址总线一一对应连接即可（即 S3C451器的 A[0]对齐），其地址总线变换过程如图 3.4 所示。
【引证文献】
相关硕士学位论文 前1条
1 柳珍;基于ARM9的人脸检测系统设计与研究[D];南昌大学;2012年
本文编号：2759417
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2759417.html
