基于FPGA的数字射频存储器设计

发布时间：2021-01-12 05:36

　　数字射频存储器（Digital Radio Frequency Memory DRFM）具有对射频信号和微波信号的存储、处理及传输能力,已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术,DRFM由于具有处理这些相参波形的能力,被越来越广泛地应用于电子对抗领域作为射频频率源。目前,国内外对DRFM技术的研究还处于起步阶段,DRFM部件在采样率、采样精度及存储容量等方面,还不能满足现代雷达信号处理的要求。本文介绍了DRFM的量化类型、基本组成及其工作原理,在现有的研究基础上提出了一种便于工程实现的设计方法,给出了基于现场可编程门阵列（Field Programmable Gate Array FPGA）实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位,具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波,用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器,采用硬件描述语言（Very High Speed... 

【文章来源】：燕山大学河北省

【文章页数】：75 页

【学位级别】：硕士

【部分图文】：

异步FIFO的参数

图 3-10 异步 FIFO 的参数Fig. 3-10 The index of asynchronous FIFO利用 IP 核设计的异步 FIFO 时序仿真图如图 3-11 所示。

Rd_next_gray(1)<=read_addr(2) xor read_addr(1);Rd_next_gray(0)<=read_addr(1) xor read_addr(0);end if;end if;end process proc4;读地址格雷码的仿真图如图 3-13 所示。同理可以得到写地址格雷码编。采用触发器来同步异步输入信号，这种方法可以将出现亚稳态的几率到一个很小的程度，但是，这种方法同时对输入信号带来了一级延时，在设计时加以注意。

【参考文献】：
期刊论文
[1]基于FPGA的异步FIFO设计与实现[J]. 熊红兵,陈琦.  微计算机信息. 2006(17)
[2]数字射频存储器用GaAs超高速3bit相位ADC的设计与实现[J]. 张有涛,夏冠群,李拂晓,高建峰,杨乃彬.  半导体学报. 2005(07)
[3]多片ADC并行采集系统的误差时域测量与校正[J]. 张清洪,吕幼新,王洪,刘霖.  电讯技术. 2005(03)
[4]基于乒乓操作的异步FIFO设计及VHDL实现[J]. 王智,罗新民.  电子工程师. 2005(06)
[5]现代电子战系统发展趋势[J]. 刘棱,胡辉,刘尚富.  舰船电子对抗. 2005(03)
[6]用FIFO实现DRFM距离欺骗的应用与研究[J]. 刘左平,张玉平,费元春,高洪民.  雷达与对抗. 2005(01)
[7]基于Gray码的异步FIFO接口技术及其应用[J]. 汪东,马剑武,陈书明.  计算机工程与科学. 2005(01)
[8]异步FIFO的FPGA实现[J]. 王淼,宋晗.  微处理机. 2004(04)
[9]免费IP核的应用[J]. 付燕,王玮,王福源.  河南科技. 2004(06)
[10]数字射频存储器在引信干扰机中的应用[J]. 栗苹,钱龙,刘衍平.  探测与控制学报. 2003(S1)

硕士论文
[1]多通道并行数字信号处理系统的研究[D]. 齐雪莲.燕山大学 2006
[2]基于DSP的高精度阻抗参数测量新方法及其实现[D]. 武小娟.燕山大学 2005
[3]欠采样DRFM技术研究[D]. 张洁.西安电子科技大学 2005
[4]基于幅相量化的DRFM技术研究[D]. 王影.西安电子科技大学 2005
[5]基于DRFM的雷达干扰技术研究[D]. 张玉芳.西安电子科技大学 2005
[6]高精度数字正交采样/插值方法及其应用研究[D]. 刘芬.燕山大学 2004
[7]1GHz数字射频存储器的设计[D]. 王振峰.南京航空航天大学 2002



本文编号：2972259