指令CACHE结构设计与系统级验证
发布时间：2021-01-20 10:16
在高性能微处理器中,CACHE已成为提高系统性能必不可少的重要部件,其大小和速度已成为衡量微处理器性能的一项重要指标。本文在对CACHE技术深入研究的基础上,结合通用微处理器系统设计要求,设计实现了指令CACHE的TLB和CACHE体两大功能部件。本文提出并实现了一种高效指令CACHE结构,该结构可使CACHE在TLB命中状况下单周期实现指令的读出。为了加快TLB地址转换,我们精心设计了CAM命中输出的预充电逻辑,CAM输出驱动的敏感放大逻辑和SRAM数据读出的多米诺逻辑。这些动态逻辑的应用,极大的提高了读写和比较速度,使得TLB地址转换速度非常快。为了加快CACHE体指令读出,我们从结构上设计了CACHE体与TLB并行工作机制,即TLB在进行地址转换的同时,CACHE体也把地址和数据读出到相应的Buffer中。我们还对CACHE的接口总线和调测试结构进行了设计,增加了调测试结构通路,改善了电路的可测试性。另外,基于功能部件的通路设计和可测试性设计,我们对指令CACHE部件进行了详细的单芯片系统级验证。实际流片测试,我们设计的这款芯片能够在0.18μm的CMOS工艺和250MHz工作频...
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：97 页
【学位级别】：硕士
【部分图文】：
虚拟地址到物理地址转换示意图
图 2.2 虚拟地址到物理地址转换示意图 图 2.3 TLB工作原理图TLB中的项由两部分组成：标识和数据。标识中存放的是虚拟地址页号，而部分存放的是物理地址的页号和一些状态位辅助信息。TLB 的工作原理如图示[3]，先取线性地址中的虚页号（虚页号就是页的基地址），取来虚页号后与T标识（CAM体）进行比较，如果CAM体未命中，说明内存中的实页号没有装TLB中，这时就要向总线发出中断请求信号，把需要的实页号从内存中调到T。如果CAM体命中，存在匹配的标识，说明内存中的实页号已调到TLB中，出相应的实页号（页的物理基地址），再取出线性地址中的页内位移（线性和物理地址页内的偏移量相同），两者拼接成完整的 32 位物理地址。因为程储器访问具有局部性（参考文献[3]和[38]），下面的多次访问很可能是读取此的其它字。2.4 总体结构设计2.4.1 结构设计要求
图 2.4 指令 CACHE 部件总体结构图通用高性能微处理器采用虚拟存储结构，即 CACHE 中查找和存储数据既可以用实地址也可以用虚拟地址，因此 CACHE 的使用分为实地址 CACHE 和虚地址CACHE。在虚地址情况下，总共 32 位有效地址，低 12 位为实际页内偏移，高 20位地址需要 TLB 进行线性地址到物理地址的转换。为加快读写速度，在 TLB 进行地址转换的同时，低 12 位直接在 CACHE 内检索对应的 CACHE 行。在实地址模式下，线性地址即物理地址，总共 20 位有效地址，TLB 直接旁路输出到 CACHE内取指令。2.4.3 工作流程根据微处理器系统结构，我们确定如图 2.5 所示的指令 CACHE 的工作流程，图中左上角为线性地址格式。读取页的线性地址后，用地址的标识（高位段）与TLB 的 CAM 进行比较，同时用地址的索引段读取 TAG 的物理地址和 BANK 体对应行的数据，BANK 体的数据读出后暂存在输出 Buffer；如果 TLB 命中，则用 TLB读出的物理地址与 TAG 读出的物理地址进行比较，如果比较有相同的项（命中），
【参考文献】：
期刊论文
[1]微处理器功能验证方法研究[J]. 郭阳,李暾,李思昆. 计算机工程与应用. 2003(05)
硕士论文
[1]JX微处理器指令CACHE的设计与验证[D]. 张汉林.国防科学技术大学 2004
本文编号：2988862
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：97 页
【学位级别】：硕士
【部分图文】：
虚拟地址到物理地址转换示意图
图 2.2 虚拟地址到物理地址转换示意图 图 2.3 TLB工作原理图TLB中的项由两部分组成：标识和数据。标识中存放的是虚拟地址页号，而部分存放的是物理地址的页号和一些状态位辅助信息。TLB 的工作原理如图示[3]，先取线性地址中的虚页号（虚页号就是页的基地址），取来虚页号后与T标识（CAM体）进行比较，如果CAM体未命中，说明内存中的实页号没有装TLB中，这时就要向总线发出中断请求信号，把需要的实页号从内存中调到T。如果CAM体命中，存在匹配的标识，说明内存中的实页号已调到TLB中，出相应的实页号（页的物理基地址），再取出线性地址中的页内位移（线性和物理地址页内的偏移量相同），两者拼接成完整的 32 位物理地址。因为程储器访问具有局部性（参考文献[3]和[38]），下面的多次访问很可能是读取此的其它字。2.4 总体结构设计2.4.1 结构设计要求
图 2.4 指令 CACHE 部件总体结构图通用高性能微处理器采用虚拟存储结构，即 CACHE 中查找和存储数据既可以用实地址也可以用虚拟地址，因此 CACHE 的使用分为实地址 CACHE 和虚地址CACHE。在虚地址情况下，总共 32 位有效地址，低 12 位为实际页内偏移，高 20位地址需要 TLB 进行线性地址到物理地址的转换。为加快读写速度，在 TLB 进行地址转换的同时，低 12 位直接在 CACHE 内检索对应的 CACHE 行。在实地址模式下，线性地址即物理地址，总共 20 位有效地址，TLB 直接旁路输出到 CACHE内取指令。2.4.3 工作流程根据微处理器系统结构，我们确定如图 2.5 所示的指令 CACHE 的工作流程，图中左上角为线性地址格式。读取页的线性地址后，用地址的标识（高位段）与TLB 的 CAM 进行比较，同时用地址的索引段读取 TAG 的物理地址和 BANK 体对应行的数据，BANK 体的数据读出后暂存在输出 Buffer；如果 TLB 命中，则用 TLB读出的物理地址与 TAG 读出的物理地址进行比较，如果比较有相同的项（命中），
【参考文献】：
期刊论文
[1]微处理器功能验证方法研究[J]. 郭阳,李暾,李思昆. 计算机工程与应用. 2003(05)
硕士论文
[1]JX微处理器指令CACHE的设计与验证[D]. 张汉林.国防科学技术大学 2004
本文编号：2988862
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2988862.html
