基于Zynq的固态存储系统设计
发布时间：2021-01-21 16:12
在工程应用中主要通过雷达信号测量系统来判断雷达信号是否达到要求。在传统的雷达信号测量系统中仅使用FPGA进行AD采样模块和PCIe接口模块的设计,采样后的数据通过PCIe接口发送到PC端来进行分析处理和存储。然而传统处理器在对大量实时信号进行处理时存在不足,FPGA由其并行处理数据的特点更加适合在实时性要求高的系统中应用,此时基于FPGA对雷达测量系统中各模块进行设计是一个合适的选择。不同于传统系统中的存储模块设计方案,应设计一种嵌入式的存储系统来对雷达数据进行存储。基于Xilinx Zynq平台的嵌入式存储系统大多都将系统设计分为两个部分,在Zynq的PL（Programmable Logic,可编程逻辑）部分设计存储器接口,在PS（Processing System,处理器系统）部分使用裸板的形式进行存储器驱动模块的设计。然而现有的嵌入式存储系统在PS端采用裸板开发的方式缺乏文件系统的支持无法对存储器中的数据直接进行管理,且在系统结构上也没有对针对雷达系统的数据接口。固态盘作为一种新型的存储器主要使用闪存作为存储介质,通过提升固态盘的性能来优化嵌入式存储系统的性能是一个合理的选择。...
【文章来源】：安徽大学安徽省 211工程院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
一种雷达信号测量系统
第二章固态存储系统关键技术62.1.1PCIe分层结构与大部分接口协议类似PCIe也采用分层的结构来实现，如图2.1所示PCIe协议从下到上可以分为三层：事物层（TransactionLayer）、数据链路层（DataLinkLayer）和物理层（PhysicalLayer），其中物理层中又包含了逻辑子模块和电气子模块。采用分层设计的显著优势就是当接口协议进行升级时，只需要改动其中的某一层或者某几层就可以完成升级，减少了设计量。每一层的职能虽然不同但下一层总是为上一层提供必要的服务。图2.1PCIe分层结构（1）物理层：处理所有Packet数据的物理传输。将发送端数据分发到各个通道上传输，接受端把各个通道的数据汇总起来；每个通道上加扰使得数据中0和1均匀分布，除去信道的电磁干扰和去扰；使用8b/10b或者128b/130b编码进行直流平衡。（2）数据链路层：在发送时创建数据链路层包，接受时解析数据链路层包；进行链路层检错纠错、流量控制和电源管理等。（3）事物层：主要职责是创建或者解析TLP（事物层数据包）、QoS、事物排序等。在PCIe链路上进行传输的Packet数据结构如图2.2所示，其中DataPayload是事物层上层传输的有效数据（如NVMe层），事物层加上数据包头Header并在尾部加上CRC校验，此时就构成了一个TLP数据包。TLP数据包传输到数据链路层后被加上包序列号（SequenceNumber，SN）并在尾部加上CRC校验。最后传输到物理层，物理层为其加上头部Start和尾部End符号，并把这些数据分派到各个通道上。
安徽大学硕士学位论文7图2.2PCIe链路数据包结构2.1.2PCIe拓扑结构计算机网络中拓扑结构可分为总线型拓扑、树型拓扑、星型拓扑、混合型拓扑以及网状拓扑。PCI采用的是总线型拓扑使多个PCI设备挂在同一条PCI总线上，若其中一个PCI设备要对主机或者其他PCI设备发起访问，此时这个PCI设备必须获得总线的使用权。与PCI总线不同PCIe采用树形拓扑结构。RC（RootComplex，根复合体）是树型图的根节点，它作为CPU和外围设备通信的桥梁，CPU可以通过它访问内存以及PCIe系统中的任意一PCIe设备。在RC设备的内部实现了一条PCIe总线以及扩展了若干个PCIePort。图2.3为一种常见的PCIe拓扑结构图。图中的PCIe设备被称为PCIeEP（EndPoint，端点）设备，常见的有PCIe接口的固态盘，PCIe接口的网卡，PCIe接口的数据采集卡等，这些PCIeEP设备可以直接连接到RootComplex上，也可以通过Switch连接PCIe总线上。图2.3PCIe系统拓扑图Switch主要用来扩展PCIe端口。一个Switch只有一个上游端口，但可以扩展出若
【参考文献】：
期刊论文
[1]基于PCIe的高速图像采集系统的设计[J]. 杨惠,黄珍. 自动化与仪器仪表. 2019(09)
[2]闪存存储的重构与系统构建技术[J]. 陆游游,杨者,舒继武. 计算机研究与发展. 2019(01)
[3]基于NAND Flash的存储设备设计与实现[J]. 潘旭明,刘嵩岩,齐可心,吴尚儒,陈婷. 无线电通信技术. 2017(04)
[4]基于Zynq-7000的视频处理系统框架设计[J]. 李朗,张索非,杨浩. 计算机技术与发展. 2017(05)
[5]基于FPGA的通用雷达信号处理板卡设计[J]. 田增山,杨进超,刘恒. 现代电子技术. 2016(21)
[6]雷达测试系统中数据采集接口模块设计[J]. 肖圣兵. 电子技术. 2016(01)
[7]基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统[J]. 母其勇,王永良,高飞,王俊,任磊. 计算机应用. 2015(S2)
[8]嵌入式Linux下FPGA与ARM处理器DMA数据采集程序设计[J]. 王小平,王万刚,蔡川. 西南师范大学学报(自然科学版). 2014(04)
[9]一种基于闪存的缓冲区管理算法[J]. 尚晓薇,林奕. 计算机与现代化. 2013(11)
[10]基于设备树的MPC8247嵌入式Linux系统开发[J]. 张茂天,张磊,郭晓,孙钧. 计算机应用. 2013(05)
硕士论文
[1]基于PXIE总线的雷达接收测量系统的设计与实现[D]. 李运.安徽大学 2019
[2]PXIe总线板卡的设计与实现[D]. 丁泽峰.华中科技大学 2019
[3]基于FPGA的存储控制器及相关系统设计技术研究[D]. 董星.浙江大学 2017
[4]嵌入式平台中的PCI Express总线技术研究[D]. 孙铭.西安电子科技大学 2015
[5]基于FPGA的NVMe接口设计[D]. 陈思扬.西安电子科技大学 2015
[6]固态存储系统PCIe接口的设计方法与实现[D]. 彭振翼.华中科技大学 2013
[7]嵌入式实时LINUX研究及其调度器的设计与实现[D]. 王创社.北京化工大学 2006
本文编号：2991483
【文章来源】：安徽大学安徽省 211工程院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
一种雷达信号测量系统
第二章固态存储系统关键技术62.1.1PCIe分层结构与大部分接口协议类似PCIe也采用分层的结构来实现，如图2.1所示PCIe协议从下到上可以分为三层：事物层（TransactionLayer）、数据链路层（DataLinkLayer）和物理层（PhysicalLayer），其中物理层中又包含了逻辑子模块和电气子模块。采用分层设计的显著优势就是当接口协议进行升级时，只需要改动其中的某一层或者某几层就可以完成升级，减少了设计量。每一层的职能虽然不同但下一层总是为上一层提供必要的服务。图2.1PCIe分层结构（1）物理层：处理所有Packet数据的物理传输。将发送端数据分发到各个通道上传输，接受端把各个通道的数据汇总起来；每个通道上加扰使得数据中0和1均匀分布，除去信道的电磁干扰和去扰；使用8b/10b或者128b/130b编码进行直流平衡。（2）数据链路层：在发送时创建数据链路层包，接受时解析数据链路层包；进行链路层检错纠错、流量控制和电源管理等。（3）事物层：主要职责是创建或者解析TLP（事物层数据包）、QoS、事物排序等。在PCIe链路上进行传输的Packet数据结构如图2.2所示，其中DataPayload是事物层上层传输的有效数据（如NVMe层），事物层加上数据包头Header并在尾部加上CRC校验，此时就构成了一个TLP数据包。TLP数据包传输到数据链路层后被加上包序列号（SequenceNumber，SN）并在尾部加上CRC校验。最后传输到物理层，物理层为其加上头部Start和尾部End符号，并把这些数据分派到各个通道上。
安徽大学硕士学位论文7图2.2PCIe链路数据包结构2.1.2PCIe拓扑结构计算机网络中拓扑结构可分为总线型拓扑、树型拓扑、星型拓扑、混合型拓扑以及网状拓扑。PCI采用的是总线型拓扑使多个PCI设备挂在同一条PCI总线上，若其中一个PCI设备要对主机或者其他PCI设备发起访问，此时这个PCI设备必须获得总线的使用权。与PCI总线不同PCIe采用树形拓扑结构。RC（RootComplex，根复合体）是树型图的根节点，它作为CPU和外围设备通信的桥梁，CPU可以通过它访问内存以及PCIe系统中的任意一PCIe设备。在RC设备的内部实现了一条PCIe总线以及扩展了若干个PCIePort。图2.3为一种常见的PCIe拓扑结构图。图中的PCIe设备被称为PCIeEP（EndPoint，端点）设备，常见的有PCIe接口的固态盘，PCIe接口的网卡，PCIe接口的数据采集卡等，这些PCIeEP设备可以直接连接到RootComplex上，也可以通过Switch连接PCIe总线上。图2.3PCIe系统拓扑图Switch主要用来扩展PCIe端口。一个Switch只有一个上游端口，但可以扩展出若
【参考文献】：
期刊论文
[1]基于PCIe的高速图像采集系统的设计[J]. 杨惠,黄珍. 自动化与仪器仪表. 2019(09)
[2]闪存存储的重构与系统构建技术[J]. 陆游游,杨者,舒继武. 计算机研究与发展. 2019(01)
[3]基于NAND Flash的存储设备设计与实现[J]. 潘旭明,刘嵩岩,齐可心,吴尚儒,陈婷. 无线电通信技术. 2017(04)
[4]基于Zynq-7000的视频处理系统框架设计[J]. 李朗,张索非,杨浩. 计算机技术与发展. 2017(05)
[5]基于FPGA的通用雷达信号处理板卡设计[J]. 田增山,杨进超,刘恒. 现代电子技术. 2016(21)
[6]雷达测试系统中数据采集接口模块设计[J]. 肖圣兵. 电子技术. 2016(01)
[7]基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统[J]. 母其勇,王永良,高飞,王俊,任磊. 计算机应用. 2015(S2)
[8]嵌入式Linux下FPGA与ARM处理器DMA数据采集程序设计[J]. 王小平,王万刚,蔡川. 西南师范大学学报(自然科学版). 2014(04)
[9]一种基于闪存的缓冲区管理算法[J]. 尚晓薇,林奕. 计算机与现代化. 2013(11)
[10]基于设备树的MPC8247嵌入式Linux系统开发[J]. 张茂天,张磊,郭晓,孙钧. 计算机应用. 2013(05)
硕士论文
[1]基于PXIE总线的雷达接收测量系统的设计与实现[D]. 李运.安徽大学 2019
[2]PXIe总线板卡的设计与实现[D]. 丁泽峰.华中科技大学 2019
[3]基于FPGA的存储控制器及相关系统设计技术研究[D]. 董星.浙江大学 2017
[4]嵌入式平台中的PCI Express总线技术研究[D]. 孙铭.西安电子科技大学 2015
[5]基于FPGA的NVMe接口设计[D]. 陈思扬.西安电子科技大学 2015
[6]固态存储系统PCIe接口的设计方法与实现[D]. 彭振翼.华中科技大学 2013
[7]嵌入式实时LINUX研究及其调度器的设计与实现[D]. 王创社.北京化工大学 2006
本文编号：2991483
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2991483.html
