基于CPCI总线的多路数据再生系统设计
发布时间：2021-01-23 04:56
本课题根据系统的功能要求,采用模块化设计思想,提出了基于CPCI总线的多路数据再生系统的设计方案。将整个系统分为三个模块.分别为CPCI总线接口模块,DSP模块和32路数模转换模块。CPCI总线接口模块主要实现CPCI总线接口。实现方法是采用专用的桥接芯片PCI9056配合FPGA的逻辑来实现的,这种方法有效地降低了设计难度,缩短了开发时间,获得了较好的数据传输性能。DSP模块的功能是产生或者接收外部传入的32路数字信号,并通过DSP程序控制D/A转换率、各路的工作状态以及各路输出模拟信号的幅度和频率,实现软件控制的目的。数模转换模块主要完成32路的数模转换功能。由FPGA芯片、D/A芯片以及一些辅助芯片组成。FPGA将DSP中的数字信号分发给各D/A芯片。并根据DSP中设定的参数产生D/A的工作时钟,完成32路的数模转换功能。同时,根据系统指标要求,分析了32路间幅度和相位一致性误差的影响因素,合理选择器件,保证了本板中32路之间的一致性。另外,系统中采用LVDS协议形成了高精度的时钟同步网络,实现了多板同步功能,保证了多板中各通道之间的相位一致性。最后,提出了测试D/A板各项指标的...
【文章来源】：河北科技大学河北省
【文章页数】：84 页
【学位级别】：硕士
【部分图文】：
Flg.2一是D厂A板的系统框图
第4章系统的硬件设计J认G下载接口与 ADSPTSZOIS芯片之间的连接电路如图4一8所示。仁二卜功州以图4一 8JTAG接口与ADSPTS201S的电路Fig阵一 8Theeircul;bet、、‘eel飞J刁认 Gan巨 ADSPTSZ()15为了避免外部噪声的干扰，并增强信号的驱动能力，系统电路中将连接到仿真器的信号都址了一个5.Ikg2白勺上拉电阻。因为连接器上的CLK水(即4引肚「)信号不使用，为了避免引入噪声的干扰，设计中将CLK仄信号接地。同时，为了增强信号的驱动能力，尾路中使用了驱动芯片TI一SN74口TH244A。在JTAG下载接口与 ADSPTSZOIS之间需要完成6个信号的驱动，而TI一SN74脚TH244A芯片能同时完成8个的信号驱就，可以满足系统中的要求。T1一SN74L\7TH244A芯片的供电毛压是 3.3、一。4.3数/模转换的设计数/模转换主要由FPGA，数模转换毛路和信号调理电路三部分组成。 4.3.1CS434苏的连接CS4345的闪部给构如图干9所示一一CS4345支持两路模拟信号的输出.两路数拒从CS4345芯片的同一引脚依次吕行输入.经通道选择
串行数--卜据输入图4一 9CS4345的内部结构图Fig4· 9TheinnerstruetureehartofCS4345CS4345的引脚如图4一10所示。其中，SD水是串行数据输入信号 ;DEM/lSCLK是去加重滤波器控制或者外部串行时钟输入信号;LRCK是左右通道的选择信号;McLK是主时钟，为△一工调制器和数字滤波器提供时钟源:VQ是静态参考电压:FILT+是对内部采样电路的正参考电压;AOUTL是左通道模拟电压输出;AOUTR是右通道模拟电压输出:、叭是电源输入引脚，为内部模拟电路和数字电路提供电源;GND的参考地阎。SDINDE抽ISCLKLRCKMCLKVQ氨{，睁到2酬!3匕口AOUTRVA酬_}5。巨GN。7阵A。盯‘6巨二F!L丁+匿乙一 10CS4345的弓}脚巴 F19.4· 10ThefootPrin;e‘lartofCS4345根据CS4345芯片引脚的定义和设计要求.CS乙345的电路连接如匿4一1{彭只.其比.SD巧是两路数字信号的出行输入信号:DEM， /SCLK引脚接的是gCLK了，寸铆信号.等同没有使用去加重甩跨.是数字信号各泣读取犷钟:MCLK和七RCK一上是芯片二作的盯钟输入信号，其口，LRCK是信号的转换亘F、
本文编号：2994594
【文章来源】：河北科技大学河北省
【文章页数】：84 页
【学位级别】：硕士
【部分图文】：
Flg.2一是D厂A板的系统框图
第4章系统的硬件设计J认G下载接口与 ADSPTSZOIS芯片之间的连接电路如图4一8所示。仁二卜功州以图4一 8JTAG接口与ADSPTS201S的电路Fig阵一 8Theeircul;bet、、‘eel飞J刁认 Gan巨 ADSPTSZ()15为了避免外部噪声的干扰，并增强信号的驱动能力，系统电路中将连接到仿真器的信号都址了一个5.Ikg2白勺上拉电阻。因为连接器上的CLK水(即4引肚「)信号不使用，为了避免引入噪声的干扰，设计中将CLK仄信号接地。同时，为了增强信号的驱动能力，尾路中使用了驱动芯片TI一SN74口TH244A。在JTAG下载接口与 ADSPTSZOIS之间需要完成6个信号的驱动，而TI一SN74脚TH244A芯片能同时完成8个的信号驱就，可以满足系统中的要求。T1一SN74L\7TH244A芯片的供电毛压是 3.3、一。4.3数/模转换的设计数/模转换主要由FPGA，数模转换毛路和信号调理电路三部分组成。 4.3.1CS434苏的连接CS4345的闪部给构如图干9所示一一CS4345支持两路模拟信号的输出.两路数拒从CS4345芯片的同一引脚依次吕行输入.经通道选择
串行数--卜据输入图4一 9CS4345的内部结构图Fig4· 9TheinnerstruetureehartofCS4345CS4345的引脚如图4一10所示。其中，SD水是串行数据输入信号 ;DEM/lSCLK是去加重滤波器控制或者外部串行时钟输入信号;LRCK是左右通道的选择信号;McLK是主时钟，为△一工调制器和数字滤波器提供时钟源:VQ是静态参考电压:FILT+是对内部采样电路的正参考电压;AOUTL是左通道模拟电压输出;AOUTR是右通道模拟电压输出:、叭是电源输入引脚，为内部模拟电路和数字电路提供电源;GND的参考地阎。SDINDE抽ISCLKLRCKMCLKVQ氨{，睁到2酬!3匕口AOUTRVA酬_}5。巨GN。7阵A。盯‘6巨二F!L丁+匿乙一 10CS4345的弓}脚巴 F19.4· 10ThefootPrin;e‘lartofCS4345根据CS4345芯片引脚的定义和设计要求.CS乙345的电路连接如匿4一1{彭只.其比.SD巧是两路数字信号的出行输入信号:DEM， /SCLK引脚接的是gCLK了，寸铆信号.等同没有使用去加重甩跨.是数字信号各泣读取犷钟:MCLK和七RCK一上是芯片二作的盯钟输入信号，其口，LRCK是信号的转换亘F、
本文编号：2994594
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2994594.html
