基于ARM7TDMI的Cache的设计与验证

发布时间：2021-01-23 18:55

　　Cache即高速缓存,是位于CPU和主存之间的规模小、速度快的存储器。当CPU读取数据或指令时,它同时将读取到的数据和指令保存到Cache中。这样,当CPU要第二次对该数据或指令进行操作时,可以直接对Cache进行操作。由于Cache速度和CPU相当,CPU能在零等待的情况下迅速完成操作,这就是Cache的基本原理。与桌面计算机不同,嵌入式计算机系统专门服务于特定需求,一般要求低成本、低功耗、轻型、高性能、高可靠性及可配置性。随着信息技术的发展,为满足高速信息处理和复杂智能控制的要求,嵌入式系统需要不断提升自身性能。嵌入式处理器是嵌入式系统的核心,提升它的性能可以很大程度地提高整个系统的性能。在嵌入式微处理器中,ARM处理器以其高性能、低功耗的特点成为应用最广泛的处理器。ARM7TDMI是应用最为广泛的ARM系列处理器之一,其本身是不带Cache的。与同为ARM7系列的处理器ARM720T相比,二者性能相差较大,原因是ARM720T外嵌了Cache。本论文的目的是为了设计一个专用于ARM7TDMI的Cache,实现ARM7TDMI+Cache的处理器结构,达到提升整个嵌入式SoC系统性... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：70 页

【学位级别】：硕士

【部分图文】：

存储器层次结构

图 2-3 Cache 存储器的基本结构2.5 Cache 控制器的基本操作读/写存储器的请求在被传送到存储器控制器之前，会被 Cache 控制器截获，Cache 控制器将该请求的地址信息分为 3 部分：标签域（Tag Filed）、组索引域（SetIndex Field）、和数据索引域（Data Index Field）。

图 2-3 Cache 存储器的基本结构2.5 Cache 控制器的基本操作读/写存储器的请求在被传送到存储器控制器之前，会被 Cache 控制器截获Cache 控制器将该请求的地址信息分为 3 部分：标签域（Tag Filed）、组索引域（Index Field）、和数据索引域（Data Index Field）。


本文编号：2995750