基于FPGA的动态部分可重构智能I/O接口设计与实现

发布时间：2021-02-02 05:56

　　由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。 

【文章来源】：计算机工程. 2016,42(06)北大核心

【文章页数】：7 页

【参考文献】：
期刊论文
[1]支持远程动态重构的嵌入式系统设计[J]. 侯方,王颖,周学功,王伶俐,彭澄廉.  计算机工程. 2012(07)
[2]基于ARM SoC的FPGA原型验证[J]. 杨安生,黄世震.  电子器件. 2011(03)
[3]基于FPGA的SoC原型验证的设计与实现[J]. 张术利,刘忻.  电子技术. 2011(05)
[4]基于FPGA的动态部分可重构高性能计算实现[J]. 张兴军,丁彦飞,黄一元,董小社.  华中科技大学学报(自然科学版). 2010(S1)
[5]支持动态可重构片上系统的高效通信模型[J]. 钟生海,温东新,吴峰,王玲.  计算机工程. 2009(11)
[6]基于FPGA的动态可重构系统实现[J]. 周盛雨,孙辉先,陈晓敏,安军社,张健.  电子器件. 2007(02)



本文编号：3014183