基于异构内存的内存键值对象缓存系统
发布时间:2021-02-02 23:00
随着内存键值对象缓存系统在数据中心的广泛部署,动态随机存取存储器(Dynamic Random Access Memory,DRAM)受限于工艺和能耗已无法满足缓存系统对内存容量日益增长的需求。新型非易失性存储器(Non-Volatile Memory,NVM)可以提供比DRAM更高的存储密度和能耗效率,但比DRAM具有更高的读/写延迟以及更高的写能耗。由DRAM和NVM构成的异构内存系统具有提供大容量内存的潜能,同时还能保持高性能。然而,将面向纯DRAM所设计的内存键值对象缓存系统直接部署在异构内存系统之上无法充分发挥异构内存的各自优势,如何能够最大化系统性能与能耗效率还需要深入地探讨。基于DRAM/NVM异构内存的内存键值对象缓存系统(HMCached)在应用层实现对象的访问热度监测机制,通过将存储在NVM中的热对象动态迁移至DRAM中以减少代价高的NVM访存。与先前的异构内存管理策略相比,HMCached完全在应用层管理数据在两种内存介质上的存储,能够避免对硬件或操作系统的修改,且数据热度监测的运行时开销可忽略不计。此外,HMCached提出NVM访存友好的索引结构,将对象中访问...
【文章来源】:华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校
【文章页数】:59 页
【学位级别】:硕士
【部分图文】:
内存键值对象缓存系统部署示例
华 中 科 技 大 学 硕 士 学 位 论 文存分配器更适合于内存键值对象缓存系统使用,同时这也是内存分配器。Slab内存分配器的结构如图1.2所示,分配器内部分为了一系列Slab Class,每个Slab Class仅负责一种固定大小的统启动之初,每个Slab Class按需地从操作系统获取连续的大块大小为1MB),随后将其切割成多个等大小的内存块(称为c存分配。当Memcached需要为一个新的对象分配内存块时,Slab适配的方式选取一个合适的Slab Class执行内存分配操作,该Sla块满足刚好能够容纳这个新对象,且造成的内存空间浪费最少。
此具有不错的性能表现,然而对于访存局部性较差的应用,此类策略将造成DRAM和NVM之间大量的数据迁移和拷贝,并影响DRAM缓存收益。图1.3 两种典型的DRAM和NVM异构内存组织结构[24]由于NVM具有可字节寻址的特点,平行结构的异构内存组织结构被提出。在该结构中,DRAM和NVM被组织在同一线性地址空间中,CPU可同时访问DRAM和NVM中的数据。Ramos等人[26]基于平行结构的异构内存组织结构,提出在内存控制器中监测每个物理页面的访存信息,同时基于多级队列算法对物理页面的访问热度排序,并将其中的热页动态地迁移至DRAM。Yoon等人[27]研究发现DRAM和NVM在行缓冲(Row Buffer)命中时具有相似的访问延迟,Row Buffer缺失时NVM造成的延迟更高
【参考文献】:
期刊论文
[1]面向大数据的异构内存系统[J]. 王孝远,廖小飞,刘海坤,金海. 大数据. 2018(04)
[2]内存计算技术研究综述[J]. 罗乐,刘轶,钱德沛. 软件学报. 2016(08)
[3]基于空间局部性的PCM和DRAM混合内存页面调度算法[J]. 刘巍. 中国科技论文. 2014(01)
[4]Phase change memory[J]. LAM Chung. Science China(Information Sciences). 2011(05)
本文编号:3015510
【文章来源】:华中科技大学湖北省 211工程院校 985工程院校 教育部直属院校
【文章页数】:59 页
【学位级别】:硕士
【部分图文】:
内存键值对象缓存系统部署示例
华 中 科 技 大 学 硕 士 学 位 论 文存分配器更适合于内存键值对象缓存系统使用,同时这也是内存分配器。Slab内存分配器的结构如图1.2所示,分配器内部分为了一系列Slab Class,每个Slab Class仅负责一种固定大小的统启动之初,每个Slab Class按需地从操作系统获取连续的大块大小为1MB),随后将其切割成多个等大小的内存块(称为c存分配。当Memcached需要为一个新的对象分配内存块时,Slab适配的方式选取一个合适的Slab Class执行内存分配操作,该Sla块满足刚好能够容纳这个新对象,且造成的内存空间浪费最少。
此具有不错的性能表现,然而对于访存局部性较差的应用,此类策略将造成DRAM和NVM之间大量的数据迁移和拷贝,并影响DRAM缓存收益。图1.3 两种典型的DRAM和NVM异构内存组织结构[24]由于NVM具有可字节寻址的特点,平行结构的异构内存组织结构被提出。在该结构中,DRAM和NVM被组织在同一线性地址空间中,CPU可同时访问DRAM和NVM中的数据。Ramos等人[26]基于平行结构的异构内存组织结构,提出在内存控制器中监测每个物理页面的访存信息,同时基于多级队列算法对物理页面的访问热度排序,并将其中的热页动态地迁移至DRAM。Yoon等人[27]研究发现DRAM和NVM在行缓冲(Row Buffer)命中时具有相似的访问延迟,Row Buffer缺失时NVM造成的延迟更高
【参考文献】:
期刊论文
[1]面向大数据的异构内存系统[J]. 王孝远,廖小飞,刘海坤,金海. 大数据. 2018(04)
[2]内存计算技术研究综述[J]. 罗乐,刘轶,钱德沛. 软件学报. 2016(08)
[3]基于空间局部性的PCM和DRAM混合内存页面调度算法[J]. 刘巍. 中国科技论文. 2014(01)
[4]Phase change memory[J]. LAM Chung. Science China(Information Sciences). 2011(05)
本文编号:3015510
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3015510.html