集成电路寄存器传输级故障模型与测试生成研究

发布时间：2021-02-05 00:34

　　随着集成电路设计技术的发展,其相应的测试也变得十分重要。测试生成为测试过程中的一个重要环节。本文首先综述了当前基于集成电路寄存器传输级（Register Transfer Level,简称RTL）的测试生成方法和验证方法。在此基础上给出作者所提出的RTL测试生成方法,同时考虑到当前RTL测试生成的困难在于缺少有效的故障模型,本文还给出了RTL故障模型分析方法。本文工作主要体现在以下三个方面:1.兼顾RTL代码内部分枝的状态测试生成。本文在状态覆盖的基础上,给出一种虚扩展状态转换的方法,该方法将状态转换同其内部分枝有效的结合在一起。在此基础上再进行状态覆盖测试生成,生成的测试向量可以实现对RTL代码内部分枝的覆盖。结合提出的这种方法,选用了部分ITC99-benchmark电路进行了相关实验,给出了实验数据和相关分析,与VTG比较,比VTG生成的测试向量要少一半,而覆盖率平均以后大致相等。2.基于遗传算法的时序电路测试向量生成。文中引入遗传算法,并以状态与状态转换为评估。引入静态状态转换（图）及动态状态转换（图）的概念。给出了静态、动态状态转换的三个基本属性。在此方法的基础上,给出了实验... 

【文章来源】：中国科学院大学(中国科学院计算技术研究所)北京市

【文章页数】：130 页

【学位级别】：博士

【部分图文】：

BDD空间利用示意图

学院博士论文：集成电路 RTL 故障模型与测试生成研究22X=0。前向蕴含：由给定的输入可以唯一确定其输出，如图2.6(a)。后向蕴含：由其输出或一部分输入可以确定其它输入，如图2.6(b)。(a) (b)图2.6 故障蕴含例如对于图2.5所示电路，已知 d 处为 D，前向蕴含：NOR门的另一个输入取其非控制值0(即 e线上取非控制值，取非控制值的目的显然是为了将故障效应能传播过去)，将 D传播至原始输出，运算后为 D；后向蕴含：已确定 e线上的值为0，继续下去， B ,C输入应为(11)

图 3.3 带有时延效果的波形图外一种时延是 Delta 时延。Delta 时延的存在，使得任到相应的值，而是要有一个微小的时间延迟。也就是用到相应的前面值的语句，都会使用其旧值，不会立延时的定义，任意有限个 Delta 延时相加并不能使仿真HDL 仿真器中实现了这种延时的机制。考虑 Delta 时，完整的仿真周期由如下几个步骤组成：1) 增加仿真时钟到事件队列中下一项内容所在时刻，容，则停止；否则，转第(2)步。2) 不增加仿真时钟，启动一个新的仿真周期，激活所发生的过程。3) 执行被激活的进程，如果需要，则在事件队列中插中的某些新内容可能包含 Delta 延时。4) 如果某信号上有事件发生，且该事件由第 (3)步中带

【参考文献】：
期刊论文
[1]基于RTL行为模型的测试产生及时延测试方法（英）[J]. 李华伟,李忠诚.  中国科学院研究生院学报. 2002(02)



本文编号：3019182