基于Artix-7系列的eMMC阵列控制器设计与实现
发布时间：2021-06-23 08:38
为实现Artix-7系列采集平台存储速率的实时切换,提出了一种具有独立配置接口的eMMC阵列控制器。用户利用配置接口不仅可以提高存储控制逻辑的设计效率,还可以实现基于多种工作频率和阵列操控方式的备用方案,相比于其他同类控制器,集成可靠性更高,应用灵活性更强。首先介绍了eMMC 5.1协议中开放终点多块写、预设块数多块读以及数据擦除的操作原理和技术关键点,然后介绍了总体设计和主要模块的控制流程,最后利用自主设计的测试模块在硬件平台上完成速率切换功能测试和读写速率性能测试。测试结果表明,在200 MHz工作频率下控制器可长时间稳定工作,实现了200 MB/s与800 MB/s之间的速率切换,每片eMMC的最高读写速率可达到200 MB/s。
【文章来源】：数据采集与处理. 2020,35(04)北大核心CSCD
【文章页数】：10 页
【部分图文】：
多块写停止时序图
eMMC读操作可分为预定块数多块读和开放终点多块读，其中预定块数多块读的操作原理是当数据传输量达到预定块数时传输自动停止[11]，其操作时序如图2所示。在eMMC阵列多块读过程中更需要关注对读出数据的处理，为了检验eMMC与FPGA之间数据传输的准确性，本文在数据接收模块中加入了CRC16校验模块，对从eMMC读出的数据进行实时校验，及时发现传输异常，当数据发生错误时其他主控模块可以尝试重新读取或者数据舍弃等其他控制操作。当并行读取数据时，不同eMMC芯片之间由于存在性能差异，通常会导致读出的数据无法直接对齐。最有效的处理方法是借助DDR3对数据预先缓存，然后调整eMMC读操作长度，使得eMMC阵列读速率与DDR3写速率达到匹配。为了使得控制器可以不依赖于DDR3，本文采用逐片操控方式实现eMMC阵列的预设块数多块读，相比于并行操控速率较低，在DDR3出现异常时可作为一种数据导出的备用方案。1.3 数据擦除
本文所设计的eMMC阵列控制器以eMMC 5.1协议为基础，实现了多种灵活的配置方式，内部结构如图3所示。用户利用软复位使能可以实现eMMC阵列的复位操作，在复位时还可以利用工作频率设定接口和多片操作模式接口重新选择eMMC阵列的工作频率和阵列操控方式。此外，用户还可利用操作首地址、操作长度以及操作类型等3种配置接口实现eMMC阵列的单块读写，预定块数多块读写以及开放终点多块读写，如果需要数据擦除还需要配置操作尾地址。为了提高实际使用效率，本文将单片eMMC的控制逻辑封装于eMMC控制模块，有利于用户根据实际eMMC的使用数量修改eMMC控制模块的实例化数量，图3展示了应用于4片eMMC的配置情况。本文还将阵列控制逻辑封装于eMMC阵列管理模块，一方面处理来自其他主控模块的操作参数，明确操作任务后直接控制每个eMMC控制模块。另一方面，其他主控模块可通过读取工作状态来实时监测eMMC阵列的工作状态，有利于及时处理异常情况，保证eMMC阵列控制器在长时间工作过程中始终处于可控状态。3 eMMC阵列管理模块
【参考文献】：
期刊论文
[1]基于高速eMMC阵列的视频存储系统设计[J]. 丁红晖,马游春,张衡,顾泽凌,杨明远,吴正洋. 仪表技术与传感器. 2019(01)
[2]基于FPGA的HS400模式eMMC控制器设计与实现[J]. 张煜,陈微,吴利舟,肖侬. 计算机工程与科学. 2018(06)
[3]FPGA的eMMC嵌入式阵列存储系统设计[J]. 周珍龙,顾彤,王红兵. 单片机与嵌入式系统应用. 2016(04)
[4]半导体市场今年迎向高规格之争[J]. 季建平. 半导体信息. 2015(01)
硕士论文
[1]基于eMMC阵列的高速固态存储器的研究与设计[D]. 侯天喜.中北大学 2018
[2]eMMC主机控制器设计与研究[D]. 卢腾辉.华南理工大学 2018
[3]基于eMMC阵列的高速大容量存储与传输系统[D]. 姜俊宏.南京理工大学 2018
[4]基于eMMC的星载大容量存储关键技术研究[D]. 李攀.哈尔滨工业大学 2017
[5]基于eMMC阵列的高速图像采集与存储系统设计[D]. 吴正洋.中北大学 2017
[6]eMMC控制器关键模块技术研究[D]. 黄维沛.华南理工大学 2016
[7]基于FPGA的新型弹载存储器设计[D]. 陆晓瑜.西安电子科技大学 2015
[8]基于FPGA的高速eMMC阵列控制器的设计与实现[D]. 张耀军.西安电子科技大学 2015
[9]基于eMMC的高速大容量存储卡研制[D]. 刘宝文.哈尔滨工业大学 2015
[10]NAND Flash主机接口控制器技术研究[D]. 郑帅.华南理工大学 2015
本文编号：3244626
【文章来源】：数据采集与处理. 2020,35(04)北大核心CSCD
【文章页数】：10 页
【部分图文】：
多块写停止时序图
eMMC读操作可分为预定块数多块读和开放终点多块读，其中预定块数多块读的操作原理是当数据传输量达到预定块数时传输自动停止[11]，其操作时序如图2所示。在eMMC阵列多块读过程中更需要关注对读出数据的处理，为了检验eMMC与FPGA之间数据传输的准确性，本文在数据接收模块中加入了CRC16校验模块，对从eMMC读出的数据进行实时校验，及时发现传输异常，当数据发生错误时其他主控模块可以尝试重新读取或者数据舍弃等其他控制操作。当并行读取数据时，不同eMMC芯片之间由于存在性能差异，通常会导致读出的数据无法直接对齐。最有效的处理方法是借助DDR3对数据预先缓存，然后调整eMMC读操作长度，使得eMMC阵列读速率与DDR3写速率达到匹配。为了使得控制器可以不依赖于DDR3，本文采用逐片操控方式实现eMMC阵列的预设块数多块读，相比于并行操控速率较低，在DDR3出现异常时可作为一种数据导出的备用方案。1.3 数据擦除
本文所设计的eMMC阵列控制器以eMMC 5.1协议为基础，实现了多种灵活的配置方式，内部结构如图3所示。用户利用软复位使能可以实现eMMC阵列的复位操作，在复位时还可以利用工作频率设定接口和多片操作模式接口重新选择eMMC阵列的工作频率和阵列操控方式。此外，用户还可利用操作首地址、操作长度以及操作类型等3种配置接口实现eMMC阵列的单块读写，预定块数多块读写以及开放终点多块读写，如果需要数据擦除还需要配置操作尾地址。为了提高实际使用效率，本文将单片eMMC的控制逻辑封装于eMMC控制模块，有利于用户根据实际eMMC的使用数量修改eMMC控制模块的实例化数量，图3展示了应用于4片eMMC的配置情况。本文还将阵列控制逻辑封装于eMMC阵列管理模块，一方面处理来自其他主控模块的操作参数，明确操作任务后直接控制每个eMMC控制模块。另一方面，其他主控模块可通过读取工作状态来实时监测eMMC阵列的工作状态，有利于及时处理异常情况，保证eMMC阵列控制器在长时间工作过程中始终处于可控状态。3 eMMC阵列管理模块
【参考文献】：
期刊论文
[1]基于高速eMMC阵列的视频存储系统设计[J]. 丁红晖,马游春,张衡,顾泽凌,杨明远,吴正洋. 仪表技术与传感器. 2019(01)
[2]基于FPGA的HS400模式eMMC控制器设计与实现[J]. 张煜,陈微,吴利舟,肖侬. 计算机工程与科学. 2018(06)
[3]FPGA的eMMC嵌入式阵列存储系统设计[J]. 周珍龙,顾彤,王红兵. 单片机与嵌入式系统应用. 2016(04)
[4]半导体市场今年迎向高规格之争[J]. 季建平. 半导体信息. 2015(01)
硕士论文
[1]基于eMMC阵列的高速固态存储器的研究与设计[D]. 侯天喜.中北大学 2018
[2]eMMC主机控制器设计与研究[D]. 卢腾辉.华南理工大学 2018
[3]基于eMMC阵列的高速大容量存储与传输系统[D]. 姜俊宏.南京理工大学 2018
[4]基于eMMC的星载大容量存储关键技术研究[D]. 李攀.哈尔滨工业大学 2017
[5]基于eMMC阵列的高速图像采集与存储系统设计[D]. 吴正洋.中北大学 2017
[6]eMMC控制器关键模块技术研究[D]. 黄维沛.华南理工大学 2016
[7]基于FPGA的新型弹载存储器设计[D]. 陆晓瑜.西安电子科技大学 2015
[8]基于FPGA的高速eMMC阵列控制器的设计与实现[D]. 张耀军.西安电子科技大学 2015
[9]基于eMMC的高速大容量存储卡研制[D]. 刘宝文.哈尔滨工业大学 2015
[10]NAND Flash主机接口控制器技术研究[D]. 郑帅.华南理工大学 2015
本文编号：3244626
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3244626.html
