高性能计算机I/O总线技术研究
发布时间：2021-06-24 11:41
计算机I/O总线存在的意义在于实现CPU与多种外设的高效互联。PCI Express作为第三代计算机I/O总线的主流,已经初步取代PCI为主的第二代I/O总线;在即将到来的大范围普及中,PCI Express体现出的强大适应能力和高度的灵活性,让相关生产厂家和用户都充满期待,这也在很大程度上预示着PCI Express总线技术在短期内将出现较大市场需求。本文重点着眼于PCI Express总线技术分析、PCI Express总线设备开发和基于PCI Express总线的高性能数据传输方法研究。首先,简介计算机I/O总线技术发展现状,并论述本文将要重点研究的PCI Express总线技术特性。然后,对PCI Express总线技术的原理以及层次结构进行分析,在此基础上提出一个PCI Express总线设备的硬件设计方案。论文重点研究了该方案的PCI Express高速总线接口设计、高性能DMA传输等关键技术。另外,在硬件设计的基础上,还介绍了PCI Express总线设备WDM驱动程序原理和DMA驱动管理等关键方法。最后,结合设计方案的综合验证和测试,深入分析了PCI Express总线...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
PCIExpress差分通路峰-峰电压图示
500nF 的电容，且应该放在相同的位置（或者尽可能的靠近）。对于一个差分对内部的每个信号，电容封装必须一致且使用 0402 或 0603 封装[29][33]。（10）参考平面（Plane Referencing）高速差分对的整个走线过程中，都应保证参考平面的连续性，跨电源或者跨地平面的布线是禁止使用的[34,35]。（11）金手指（Edge Finger）对于插入式卡，金手指应该能够和连接器管脚配合产生 100Ω的目标阻抗，避免产生阻抗失配[36]。本设计中，靠近两个承载了高速信号的上下表层，分别是 GND 和 VCC 层，因此通过删除金手指下面参考面来满足阻抗匹配要求。3.2.3 约束布线Cadence Allegro 可以为高速 PCB 布线提供强大的支持，它的约束管理器可以完成高速差分对的线长，线间距等特性约束，十分方便。本设计中遵循前面提出的设计规则，实际在 Allegro 的约束管理器中进行的高速差分对约束如图 3-3 所示。
图 3-4 布线后约束管理器状态需要说明一点的是，由于 PCI Express 的发送差分对需要通过交流耦合电容与金手指相连，因此，本设计中将一对差分线分成两对差分信号，分别进行约束和布线，但是都遵循同一个差分约束标准。从图 3-3 中可以看出，在本设计中要求差分对内的长度差异小于 1mil，因此，同一对发送差分对即使分成两段分别布线，总的长度差也将小于 2mil，完全满足长度差异小于 5mil 的要求。参考时钟线频率达到了 100MHz，倍频后作为 PCI Expres通讯卡 2.5G 时钟来源；本设计中也遵循高速设计原则对其进行了布线约束，因为参考时钟对也要通过匹配电阻与金手指相连，因此采用了和 PCIExpress 发送差分对相同的处理方法。约束管理器可以与 Allegro 实时交互，Allegro 中的实际布线结果满足约束，则约束管理器中相应约束项就显示为绿色。由图 3-4 可见本设计中布线结果全部满足约束条件，保证 PCIExpress 高速接口物理设计的成功。使用上述方法完成的高速差分线布线如图 3-5 所示。
【参考文献】：
期刊论文
[1]数字通信系统中的误码率的区间估计[J]. 王宏,宋晓峰. 现代电子技术. 2006(23)
[2]基于SRAM和DRAM结构的大容量FIFO的设计与实现[J]. 杨奇,杨莹. 国外电子元器件. 2006(10)
[3]新型高性能RapidIO互连技术研究[J]. 尹亚明,李琼,郭御风,刘光明. 计算机工程与科学. 2004(12)
[4]基于FPGA的智能误码测试仪[J]. 高翔,赵利,叶梧. 电子技术应用. 2003(09)
[5]军用自动测试设备的发展趋向[J]. 杜金榜,王跃科,王湘祁,杨湘. 计算机自动测量与控制. 2001(05)
本文编号：3247027
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：80 页
【学位级别】：硕士
【部分图文】：
PCIExpress差分通路峰-峰电压图示
500nF 的电容，且应该放在相同的位置（或者尽可能的靠近）。对于一个差分对内部的每个信号，电容封装必须一致且使用 0402 或 0603 封装[29][33]。（10）参考平面（Plane Referencing）高速差分对的整个走线过程中，都应保证参考平面的连续性，跨电源或者跨地平面的布线是禁止使用的[34,35]。（11）金手指（Edge Finger）对于插入式卡，金手指应该能够和连接器管脚配合产生 100Ω的目标阻抗，避免产生阻抗失配[36]。本设计中，靠近两个承载了高速信号的上下表层，分别是 GND 和 VCC 层，因此通过删除金手指下面参考面来满足阻抗匹配要求。3.2.3 约束布线Cadence Allegro 可以为高速 PCB 布线提供强大的支持，它的约束管理器可以完成高速差分对的线长，线间距等特性约束，十分方便。本设计中遵循前面提出的设计规则，实际在 Allegro 的约束管理器中进行的高速差分对约束如图 3-3 所示。
图 3-4 布线后约束管理器状态需要说明一点的是，由于 PCI Express 的发送差分对需要通过交流耦合电容与金手指相连，因此，本设计中将一对差分线分成两对差分信号，分别进行约束和布线，但是都遵循同一个差分约束标准。从图 3-3 中可以看出，在本设计中要求差分对内的长度差异小于 1mil，因此，同一对发送差分对即使分成两段分别布线，总的长度差也将小于 2mil，完全满足长度差异小于 5mil 的要求。参考时钟线频率达到了 100MHz，倍频后作为 PCI Expres通讯卡 2.5G 时钟来源；本设计中也遵循高速设计原则对其进行了布线约束，因为参考时钟对也要通过匹配电阻与金手指相连，因此采用了和 PCIExpress 发送差分对相同的处理方法。约束管理器可以与 Allegro 实时交互，Allegro 中的实际布线结果满足约束，则约束管理器中相应约束项就显示为绿色。由图 3-4 可见本设计中布线结果全部满足约束条件，保证 PCIExpress 高速接口物理设计的成功。使用上述方法完成的高速差分线布线如图 3-5 所示。
【参考文献】：
期刊论文
[1]数字通信系统中的误码率的区间估计[J]. 王宏,宋晓峰. 现代电子技术. 2006(23)
[2]基于SRAM和DRAM结构的大容量FIFO的设计与实现[J]. 杨奇,杨莹. 国外电子元器件. 2006(10)
[3]新型高性能RapidIO互连技术研究[J]. 尹亚明,李琼,郭御风,刘光明. 计算机工程与科学. 2004(12)
[4]基于FPGA的智能误码测试仪[J]. 高翔,赵利,叶梧. 电子技术应用. 2003(09)
[5]军用自动测试设备的发展趋向[J]. 杜金榜,王跃科,王湘祁,杨湘. 计算机自动测量与控制. 2001(05)
本文编号：3247027
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3247027.html
