数字信号处理器存储器系统设计

发布时间：2021-06-25 23:38

　　存储器是数字信号处理器的关键部件。本文是一款支持超哈佛结构16位数字信号处理器（mDSP）设计项目的一部分,主要工作为该款DSP设计存储器系统,该存储器系统包括ROM、双存取SRAM、SDRAM三种存储介质和相应的存储器控制器。具体内容包括:首先,针对超哈佛总线结构数据吞吐量大的特点设计了一个控制电路,使异步单端口SRAM实现单周期双存取功能,成为双存取SRAM。双存取SRAM不仅可以满足超哈佛结构对存储带宽的需求,而且面积和功耗与单端口SRAM相差不大,即双存取SRAM以较小的面积和功耗代价换来性能的大幅度提升。其次,在现有的ROM和SDRAM、成功实现的双存取SRAM基础上设计了三个存储器控制器,使处理器通过总线可以高效访问ROM、双存取SRAM和SDRAM。本文根据所连接的存储介质的不同特点对存储器控制器进行针对性的设计并且给出了控制器内部模块的详细说明。最后,搭建了一个混合仿真环境,对整个双存取SRAM进行仿真,并且给出了单端口SRAM、双端口SRAM和双存取SRAM在面积和功耗上的比较结果,另外对三个存储器控制器分别进行仿真,证明控制器的设计行之有效,整个存储器系统与mDSP... 

【文章来源】：上海交通大学上海市 211工程院校 985工程院校 教育部直属院校

【文章页数】：79 页

【学位级别】：硕士

【部分图文】：

单端口SRAM存储单元Fig.3-1Memoryunitofsingle-portSRAM

上海交通大学硕士学位论文进行充电或放电。也有一些单端口 SRAM 为了防止高低电平影响处于同一位线的单元中的数据，写操两条位线都是高电平，保证不会改写单元中的数据 采用后一种设计。 SRAM 有两套双向 I/O 总线，允许两个 CPU 同时个端口上完全独立的时钟域，使用范围相当广泛[13写、两次读操作和两次写操作。但是，双端口 SRA面积。图 3-2 是一般的采用 8 个晶体管的双端口 SR 采用的 6 管存储单元多两个门管和一套位线，由于的版图面积比 6 管存储单元大很多。

上海交通大学硕士学位论文2n个反相器sram_a1_pre2sram_a1_c3图 3-7 灵敏放大器使能信号产生电路Fig.3-7 Genetating circuit of sense amplier enable signal3.6 控制电路仿真在 Cadence 公司的 Virtuoso 工具下完成了控制电路的设计后，验证整个控制电路的时序功能。图 3-8 和 3-9 给出了译码器使能信号产生电路的仿真波形，图 3-10给出了灵敏放大器使能信号产生电路的仿真波形，仿真结果与前面的分析相符。


本文编号：3250175