基于NoC的多核处理器架构设计
发布时间：2021-07-05 09:25
如今单纯通过提高主频来提升单核CPU芯片性能的难度急剧增加,这种状况催生了多核架构。虽然多核很大程度上解决了单核所面临的困扰,但随着核的数目增多,其依赖于总线方式的通信架构也带来了新的瓶颈。NoC（片上网络）技术正是在这个背景下提出的,它借鉴计算机互联网的特点,为多核CPU系统提供了可以取代总线的全新通信架构,从根本上解决其延时、能耗与扩展性问题。本文首先通过对NoC各项关键技术的研究与比较,为NoC多核架构选择了合适的拓扑结构,并对系统的交换网络和资源节点各模块结构以及通信协议模型进行了设计;其次,在经典XY路由算法的基础上改进出一种具备拥塞应对机制和容错能力的路由算法并验证了改进效果;最终在Altera FPGA硬件平台上搭建了一个基于2D-Mesh拓扑结构的4×4 NoC同构多核处理器系统（16个资源节点均为结构相同的NiosⅡ单核SOPC）并完成了系统的性能测试实验。实验结果表明:该16核NoC系统满足实现节点间数据传输与处理的要求,包含3个52bits微片的数据包在片上的传输速率可达214.4kPackets/s。
【文章来源】：长春理工大学吉林省
【文章页数】：60 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 研究背景及意义
1.1.1 单核到多核的发展
1.1.2 多核处理器遇到的技术瓶颈
1.1.3 NoC（片上网络）技术
1.2 国内外相关领域研究现状
1.2.1 多核处理器的国际研究现状
1.2.2 NoC的国内外研究现状
1.3 论文内容安排
第二章 片上网络相关理论
2.1 片上网络基本概念
2.2 片上网络主要关键技术
2.2.1 片上网络的拓扑结构
2.2.2 路由算法
2.2.3 片上网络的包交换技术
2.3 流控制技术
2.4 本章小结
第三章 NoC多核系统体系架构设计
3.1 NoC多核处理器系统平台架构概述
3.2 NoC拓扑结构交换节点设计
3.2.1 交换节点结构设计
3.2.2 交换节点的逻辑分流设计
3.3 NoC拓扑结构资源节点设计
3.3.1 资源网络接口
3.3.2 IP核处理器
3.3.3 片上通讯总线
3.3.4 IP核处理器的存储器及外设
3.4 片上网络的通信协议
3.5 本章总结
第四章 NoC多核架构的路由算法设计
4.1 算法设计原理与思路
4.1.1 算法设计中的相关定义
4.1.2 算法设计思路
4.2 可感知与控制拥塞的偏转容错路由算法实现描述
4.3 算法仿真及结果分析
4.3.1 设置仿真环境
4.3.2 试验方法
4.3.3 仿真结果分析与性能比较
4.4 本章总结
第五章 基于NoC的多核处理器系统硬件实现
5.1 开发环境
5.1.1 硬件平台
5.1.2 软件平台
5.2 NoC交换网络搭建
5.2.1 节点FIFO缓存模块设计
5.2.2 路由单元设计
5.2.3 仲裁单元设计
5.2.4 交换开关设计
5.2.5 NoC交换网络的连接
5.3 资源节点的设计与实现
5.3.1 资源网络接口实现
5.3.2 NiosⅡ软核处理器介绍
5.3.3 Avalon总线介绍
5.3.4 NiosⅡ单核SOPC生成
5.4 资源节点与NoC交换网络的挂接
5.4.1 资源网络接口的信号分配
5.4.2 Avalon总线时序设定
5.5 系统测试及结果分析
5.5.1 试验设置
5.5.2 试验结果分析
5.6 本章总结
第六章 总结与展望
6.1 论文总结
6.2 工作展望
参考文献
致谢
【参考文献】：
期刊论文
[1]多核结构片上网络性能-能耗分析及优化方法[J]. 张帅,宋风龙,王栋,刘志勇,范东睿. 计算机学报. 2013(05)
[2]基于双端口RNI的容错NoC架构[J]. 欧阳一鸣,胡春雷,梁华国,谢涛. 计算机工程. 2012(13)
[3]片上网络互连拓扑综述[J]. 王炜,乔林,汤志忠. 计算机科学. 2011(10)
[4]uc/os的smp扩展及其在nios ii多核处理器上的实现[J]. 叶东岗,葛晓宏,黄红武. 机电技术. 2010(05)
[5]基于自适应算法的NoC路由单元的系统级设计[J]. 万玉鹏,吴宁. 微电子学与计算机. 2010(05)
[6]一种基于自适应蚁群系统的传感器网络QoS路由算法[J]. 王寅,尚凤军,任东海. 传感技术学报. 2010(02)
[7]Nios II多核系统缓存一致性解决方案[J]. 郑安兵,程小辉. 微计算机信息. 2009(02)
[8]基于FPGA NiosⅡ的信号发生器设计[J]. 王宏军,王航宇. 国外电子元器件. 2008(10)
[9]基于SOPC的Nios Ⅱ与液晶模块接口及程序设计[J]. 侯长宏,袁慧梅. 液晶与显示. 2008(03)
[10]NiosⅡ多处理器系统方案设计[J]. 王卫源,戴紫彬,钱育蓉. 微计算机信息. 2007(20)
博士论文
[1]片上网络低功耗设计方法研究[D]. 周芳.南京航空航天大学 2015
[2]基于QoS保证的2D-mesh片上网络延时评价与性能优化研究[D]. 李洋.吉林大学 2015
[3]提高多核处理器片上Cache利用率的关键技术研究[D]. 孙荪.中国科学技术大学 2015
[4]高性能片上网络关键技术研究[D]. 张剑贤.西安电子科技大学 2012
硕士论文
[1]片上网络路由算法的设计与性能评估[D]. 高滔.东南大学 2015
[2]片上网络若干关键技术的研究[D]. 刘招山.厦门大学 2014
[3]2D-MESH及其变型的几个性质研究[D]. 胥大成.苏州大学 2013
[4]基于片上网络的多核处理器的研究与实现[D]. 贺江.电子科技大学 2013
[5]NoC多核处理器FPGA开发板的设计与实现[D]. 黄晓林.南京大学 2012
[6]2D MESH片上网络容错路由算法研究[D]. 潘震宇.中南大学 2011
[7]片上网络（NoC）的关键技术研究及FPGA验证[D]. 董光普.电子科技大学 2011
[8]基于Nios Ⅱ软核的多内核系统设计[D]. 雷敬楹.西安电子科技大学 2011
[9]一种NOC路由架构设计与分析[D]. 任泽坤.西安电子科技大学 2011
[10]NIOS Ⅱ多核通信及在神经网络硬件实现中的应用研究[D]. 程丹.东北师范大学 2010
本文编号：3265811
【文章来源】：长春理工大学吉林省
【文章页数】：60 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 研究背景及意义
1.1.1 单核到多核的发展
1.1.2 多核处理器遇到的技术瓶颈
1.1.3 NoC（片上网络）技术
1.2 国内外相关领域研究现状
1.2.1 多核处理器的国际研究现状
1.2.2 NoC的国内外研究现状
1.3 论文内容安排
第二章 片上网络相关理论
2.1 片上网络基本概念
2.2 片上网络主要关键技术
2.2.1 片上网络的拓扑结构
2.2.2 路由算法
2.2.3 片上网络的包交换技术
2.3 流控制技术
2.4 本章小结
第三章 NoC多核系统体系架构设计
3.1 NoC多核处理器系统平台架构概述
3.2 NoC拓扑结构交换节点设计
3.2.1 交换节点结构设计
3.2.2 交换节点的逻辑分流设计
3.3 NoC拓扑结构资源节点设计
3.3.1 资源网络接口
3.3.2 IP核处理器
3.3.3 片上通讯总线
3.3.4 IP核处理器的存储器及外设
3.4 片上网络的通信协议
3.5 本章总结
第四章 NoC多核架构的路由算法设计
4.1 算法设计原理与思路
4.1.1 算法设计中的相关定义
4.1.2 算法设计思路
4.2 可感知与控制拥塞的偏转容错路由算法实现描述
4.3 算法仿真及结果分析
4.3.1 设置仿真环境
4.3.2 试验方法
4.3.3 仿真结果分析与性能比较
4.4 本章总结
第五章 基于NoC的多核处理器系统硬件实现
5.1 开发环境
5.1.1 硬件平台
5.1.2 软件平台
5.2 NoC交换网络搭建
5.2.1 节点FIFO缓存模块设计
5.2.2 路由单元设计
5.2.3 仲裁单元设计
5.2.4 交换开关设计
5.2.5 NoC交换网络的连接
5.3 资源节点的设计与实现
5.3.1 资源网络接口实现
5.3.2 NiosⅡ软核处理器介绍
5.3.3 Avalon总线介绍
5.3.4 NiosⅡ单核SOPC生成
5.4 资源节点与NoC交换网络的挂接
5.4.1 资源网络接口的信号分配
5.4.2 Avalon总线时序设定
5.5 系统测试及结果分析
5.5.1 试验设置
5.5.2 试验结果分析
5.6 本章总结
第六章 总结与展望
6.1 论文总结
6.2 工作展望
参考文献
致谢
【参考文献】：
期刊论文
[1]多核结构片上网络性能-能耗分析及优化方法[J]. 张帅,宋风龙,王栋,刘志勇,范东睿. 计算机学报. 2013(05)
[2]基于双端口RNI的容错NoC架构[J]. 欧阳一鸣,胡春雷,梁华国,谢涛. 计算机工程. 2012(13)
[3]片上网络互连拓扑综述[J]. 王炜,乔林,汤志忠. 计算机科学. 2011(10)
[4]uc/os的smp扩展及其在nios ii多核处理器上的实现[J]. 叶东岗,葛晓宏,黄红武. 机电技术. 2010(05)
[5]基于自适应算法的NoC路由单元的系统级设计[J]. 万玉鹏,吴宁. 微电子学与计算机. 2010(05)
[6]一种基于自适应蚁群系统的传感器网络QoS路由算法[J]. 王寅,尚凤军,任东海. 传感技术学报. 2010(02)
[7]Nios II多核系统缓存一致性解决方案[J]. 郑安兵,程小辉. 微计算机信息. 2009(02)
[8]基于FPGA NiosⅡ的信号发生器设计[J]. 王宏军,王航宇. 国外电子元器件. 2008(10)
[9]基于SOPC的Nios Ⅱ与液晶模块接口及程序设计[J]. 侯长宏,袁慧梅. 液晶与显示. 2008(03)
[10]NiosⅡ多处理器系统方案设计[J]. 王卫源,戴紫彬,钱育蓉. 微计算机信息. 2007(20)
博士论文
[1]片上网络低功耗设计方法研究[D]. 周芳.南京航空航天大学 2015
[2]基于QoS保证的2D-mesh片上网络延时评价与性能优化研究[D]. 李洋.吉林大学 2015
[3]提高多核处理器片上Cache利用率的关键技术研究[D]. 孙荪.中国科学技术大学 2015
[4]高性能片上网络关键技术研究[D]. 张剑贤.西安电子科技大学 2012
硕士论文
[1]片上网络路由算法的设计与性能评估[D]. 高滔.东南大学 2015
[2]片上网络若干关键技术的研究[D]. 刘招山.厦门大学 2014
[3]2D-MESH及其变型的几个性质研究[D]. 胥大成.苏州大学 2013
[4]基于片上网络的多核处理器的研究与实现[D]. 贺江.电子科技大学 2013
[5]NoC多核处理器FPGA开发板的设计与实现[D]. 黄晓林.南京大学 2012
[6]2D MESH片上网络容错路由算法研究[D]. 潘震宇.中南大学 2011
[7]片上网络（NoC）的关键技术研究及FPGA验证[D]. 董光普.电子科技大学 2011
[8]基于Nios Ⅱ软核的多内核系统设计[D]. 雷敬楹.西安电子科技大学 2011
[9]一种NOC路由架构设计与分析[D]. 任泽坤.西安电子科技大学 2011
[10]NIOS Ⅱ多核通信及在神经网络硬件实现中的应用研究[D]. 程丹.东北师范大学 2010
本文编号：3265811
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3265811.html
