99nm内存的刷新时间的研究及改善

发布时间：2021-07-09 13:33

　　集成电路的飞速发展,导致了IC设计和制造要求的关键尺寸越来越小,从而在更小的单位面积内得到更多的芯片,从而降低成本,提高竞争力,同时还能提高芯片的性能和降低功耗,是半导体企业提高自身竞争力的主要途径之一。本文研究的是从110nm节点进行缩小到99nm节点的内存（DRAM）的刷新时间（t-Refresh time）的提高及其改善。论文主要通过以下几方面改进了存储器的刷新时间：1) Recess 1的深度增加500nm,增加寄生晶体管的channel length; 2) Collar OX的厚度增加10A,增加寄生晶体管的gate ox厚度；3)对DT电容部分的电介质层增加37A的氮化硅,增加电容的电介质层的介电常数,提高电容容量；4)改变CELL MOS部分的VA IMP条件,提高CELL VT来达到降低漏电流的目的；5)增加NODE SIN的厚度,阻止电容中存储电荷的泄露以及掺杂离子的扩散导致的PN结漏电流增；6)改善CELL MOS的源漏端的离子浓度梯度,增加新的CB3 IMP,减少Junction leakage;7)提高有源区的光刻工艺的光阻厚度,改善有源区边缘粗糙的情况,减少... 

【文章来源】：复旦大学上海市 211工程院校 985工程院校 教育部直属院校

【文章页数】：46 页

【学位级别】：硕士

【部分图文】：

DRAM操作时序

图2.1DRAM的芯片最小尺寸和容量对于半导体生产企业来说，每片晶圆的生产成本其实差别不大，关于每片晶圆上能够得到多少的合格的芯片。所以，对于同一个产特征尺寸进行生产，最后在晶圆上就能够得到更多的芯片，从而降片的成本，进而赢得市场竞争力，争取到更多的客户。2OO，父弄心父X小匕‘洛丫!枷泌﹃厂石被︸纷C川l衔仑a__一扣卜︵N仁35几4雌绷e黝陀翻月口-一厂Z了瓣犷豁|认好公﹄哎一一合O622001黔认案启‘/、产心洲策，朋姗幼咖粉200卜飞_二刁磊参”_一洲一号94仪七E︶哎嚣璐史O心一，聂.“妙矜舰，穆从O乃O_未~二一~~一~斜娜认;以从2倪纵O力乏O‘25

下..毛以.厂，e丫久、碱减l{…熟飞幼羚啊“2粼厂了6滩K豁才O只AM二4X息R八Mt月K尹4K井-2之恶准t000︵任3诱准振忍理斗三。￡︸其芝嗜畜碑幻雀象以，袋魏泊20像红物扫犷Ofi豹粉侧UC如八图2.1DRAM的芯片最小尺寸和容量对于半导体生产企业来说，每片晶圆的生产成本其实差别不大，关键的地在于每片晶圆上能够得到多少的合格的芯片。所以，对于同一个产品，使用的特征尺寸进行生产，最后在晶圆上就能够得到更多的芯片，从而降低每个芯片的成本，进而赢得市场竞争力，争取到更多的客户。2OO，朋姗幼咖粉


本文编号：3273844