基于65nm工艺X处理器高速寄存器文件的全定制设计与实现
发布时间：2021-07-22 20:23
随着处理器主频的不断提升,其性能瓶颈已经转移到了存储部件和I/O接口部件。寄存器文件作为微处理器内核的关键部件,处于存储层次的顶层,是访问速度要求最高的存储部件。因此,高速寄存器文件的设计对处理器的性能提升具有重要意义。X微处理器是一款64位多核多线程的高性能微处理器,同时也是一款非常优秀的浮点处理器,其浮点寄存器文件的频率要求较高,规模较大,是整个微处理器设计的一个重点。鉴于目前半定制单元库中的寄存器文件性能难以满足设计要求,因此对其进行全定制设计。本文在65nm CMOS工艺下实现了一款2读2写端口,支持多线程的浮点寄存器文件,其规模为256字×78位。最差情况下的模拟结果表明:读出延时约为383ps,写入延时约为287ps,时钟频率可以达到2GHz。相比基于标准单元的半定制综合结果,时钟频率由1GHz提高到2GHz,优化了约1倍;面积由732857μm2缩小到400000μm2以下,优化了约45%;同时由于门控电源的应用,在功耗方面也有较大的改善,均达到了设计目标。本文设计从高速度与低功耗的角度出发,针对影响寄存器文件速度的主要因素进行了优化,同时对低功耗设计技术的方面也进行了应...
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：81 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 X 处理器介绍
1.2 课题背景与研究内容及意义
1.3 本文主要工作及成果
1.4 本文结构
第二章 寄存器文件总体设计及相关技术
2.1 寄存器文件研究现状
2.2 X 处理器寄存器文件总体设计
2.2.1 设计目标与端口说明
2.2.2 读写时序分析与设计
2.2.3 总体模块划分
2.3 全定制设计技术
2.3.1 全定制设计流程
2.3.2 全定制设计工具
2.4 本章小结
第三章 寄存器文件电路设计与模拟验证
3.1 存储阵列设计
3.1.1 存储位元的存值结构
3.1.2 存储位元的读写端口
3.1.3 模拟结果
3.2 译码模块设计
3.2.1 读写译码器的电路设计
3.2.2 读写译码器的译码方式
3.2.3 模拟结果
3.3 读写控制电路设计
3.3.1 预充电路与写入控制电路
3.3.2 灵敏放大电路
3.3.3 读出选择电路
3.4 内部时钟电路及使能产生电路设计
3.4.1 内部时钟电路
3.4.2 读写地址比较电路
3.4.3 读写使能信号产生电路
3.5 应用基于门控电源（Power-Gating）低功耗设计技术
3.5.1 堆栈效应（Stacking Effect）
3.5.2 门控电源应用于SRAM 单元
3.5.3 门控电源应用于该寄存器文件存储阵列
3.6 本章小结
第四章 寄存器文件版图设计与模拟验证
4.1 结构化版图设计与版图布局规划
4.1.1 版图整体布局规划
4.1.2 基础单元版图与阵列模块版图
4.1.3 寄存器文件整体版图设计及验证
4.2 寄生参数效应及优化
4.2.1 连线的RC 延迟及优化
4.2.2 IR drop 问题及优化
4.2.3 串扰问题及优化
4.3 寄存器参数提取与版图后模拟
4.4 本章小结
第五章 寄存器文件相关视图创建与分析
5.1 物理视图的提取
5.2 时序模型的建立
5.2.1 小模块时序模型的建立
5.2.2 宏模块时序模型的建立
5.3 本章小结
第六章 结束语
6.1 课题工作总结
6.2 未来工作展望
致谢
参考文献
作者在学期间取得的学术成果
【参考文献】：
期刊论文
[1]高性能SRAM的低功耗设计[J]. 熊凯,谭全林,邢座程,李少青. 微电子学. 2009(06)
[2]带定向通路的十读六写寄存器文件全定制设计[J]. 马鹏勇,李振涛,陈书明. 计算机工程与科学. 2008(07)
[3]多核多线程处理器的发展及其软件系统架构[J]. 刘近光,梁满贵. 微处理机. 2007(01)
[4]龙芯2号处理器设计和性能分析[J]. 胡伟武,张福新,李祖松. 计算机研究与发展. 2006(06)
[5]SOC的关键技术和设计方法[J]. 杨震,文爱萍. 微电子技术. 2001(05)
硕士论文
[1]X处理器中高速寄存器文件全定制设计与实现[D]. 王洪翰.国防科学技术大学 2009
[2]低功耗存储器设计研究及在ROM中的实现[D]. 乐大珩.国防科学技术大学 2005
[3]X微处理器时序建模技术研究与实现[D]. 陈天健.国防科学技术大学 2005
本文编号：3297832
【文章来源】：国防科技大学湖南省 211工程院校 985工程院校
【文章页数】：81 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 X 处理器介绍
1.2 课题背景与研究内容及意义
1.3 本文主要工作及成果
1.4 本文结构
第二章 寄存器文件总体设计及相关技术
2.1 寄存器文件研究现状
2.2 X 处理器寄存器文件总体设计
2.2.1 设计目标与端口说明
2.2.2 读写时序分析与设计
2.2.3 总体模块划分
2.3 全定制设计技术
2.3.1 全定制设计流程
2.3.2 全定制设计工具
2.4 本章小结
第三章 寄存器文件电路设计与模拟验证
3.1 存储阵列设计
3.1.1 存储位元的存值结构
3.1.2 存储位元的读写端口
3.1.3 模拟结果
3.2 译码模块设计
3.2.1 读写译码器的电路设计
3.2.2 读写译码器的译码方式
3.2.3 模拟结果
3.3 读写控制电路设计
3.3.1 预充电路与写入控制电路
3.3.2 灵敏放大电路
3.3.3 读出选择电路
3.4 内部时钟电路及使能产生电路设计
3.4.1 内部时钟电路
3.4.2 读写地址比较电路
3.4.3 读写使能信号产生电路
3.5 应用基于门控电源（Power-Gating）低功耗设计技术
3.5.1 堆栈效应（Stacking Effect）
3.5.2 门控电源应用于SRAM 单元
3.5.3 门控电源应用于该寄存器文件存储阵列
3.6 本章小结
第四章 寄存器文件版图设计与模拟验证
4.1 结构化版图设计与版图布局规划
4.1.1 版图整体布局规划
4.1.2 基础单元版图与阵列模块版图
4.1.3 寄存器文件整体版图设计及验证
4.2 寄生参数效应及优化
4.2.1 连线的RC 延迟及优化
4.2.2 IR drop 问题及优化
4.2.3 串扰问题及优化
4.3 寄存器参数提取与版图后模拟
4.4 本章小结
第五章 寄存器文件相关视图创建与分析
5.1 物理视图的提取
5.2 时序模型的建立
5.2.1 小模块时序模型的建立
5.2.2 宏模块时序模型的建立
5.3 本章小结
第六章 结束语
6.1 课题工作总结
6.2 未来工作展望
致谢
参考文献
作者在学期间取得的学术成果
【参考文献】：
期刊论文
[1]高性能SRAM的低功耗设计[J]. 熊凯,谭全林,邢座程,李少青. 微电子学. 2009(06)
[2]带定向通路的十读六写寄存器文件全定制设计[J]. 马鹏勇,李振涛,陈书明. 计算机工程与科学. 2008(07)
[3]多核多线程处理器的发展及其软件系统架构[J]. 刘近光,梁满贵. 微处理机. 2007(01)
[4]龙芯2号处理器设计和性能分析[J]. 胡伟武,张福新,李祖松. 计算机研究与发展. 2006(06)
[5]SOC的关键技术和设计方法[J]. 杨震,文爱萍. 微电子技术. 2001(05)
硕士论文
[1]X处理器中高速寄存器文件全定制设计与实现[D]. 王洪翰.国防科学技术大学 2009
[2]低功耗存储器设计研究及在ROM中的实现[D]. 乐大珩.国防科学技术大学 2005
[3]X微处理器时序建模技术研究与实现[D]. 陈天健.国防科学技术大学 2005
本文编号：3297832
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3297832.html
