TLB的设计与验证

发布时间：2021-07-30 18:16

　　分页存储管理技术在微处理器中有着广泛的运用,它的实现需要软件和硬件的支持。TLB就是在此种技术下诞生的一个逻辑功能部件,它的出现加快了地址的变换速度。在组成TLB的两大功能模块中,CAM单元是其核心,它不仅负责地址的比较,并以其结果触发整个TLB的运转。所以,微处理器的设计中,TLB中CAM单元的高效设计是影响地址转换的关键。另一大功能模块是SRAM单元,本设计中的SRAM单元的逻辑结构相比普通的SRAM结构要复杂一些,它的读出控制集成在了SRAM体内,而不象X微处理器的其他SRAM逻辑那样,将读出控制放在了SRAM区外的差分放大电路那里。本文在对TLB技术深入研究的基础上,结合X微处理器的系统设计要求,完成了X微处理器中数据TLB模块的电路和版图设计,并且先后进行了单纯的测试模式下的验证、复杂的系统级逻辑模拟、对版图设计进行的SPICE模拟,它们都保证X处理器的数据TLB在单时钟周期内完成命中读写操作,与此同时还介绍了与TLB测试时相关的测试寄存器以及起控制作用的控制寄存器。 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：67 页

【学位级别】：硕士

【部分图文】：

CAM区输入电路

bypass通路

国防科学技术大学研究生院工程硕士学位论文的线网只能分布在布线区域中，且不能超过布线区的容量。不同线网的布线不能交叉以防止短路。通常情况下布线的目标是使所有布线的连线总长最短。但对于 TLB 来说，连线总长最短不是最重要，如何减小关键路径的时延，确保逻辑功能的完整实现才是版图布线所要关注的问题。由于本设计版图的特殊对称性，总体布线也具有如下的特点:（1）因为 TLB 是全相联结构，工作的时候 64 项线性地址全部参与比较，所以在 CAM 区，它的数据输入线分散在每列 CAM 单元的两旁，连接 64 个 CAM 单元的输入端，这也同样要求了它的驱动端要有很大的驱动能力。RAM 区的数据输入线是同样的情况。（2）TLB 的版图设计最大的特点是具有很强的对称性，这种特殊的物理特性使得我们可以采用“对称树”的方法来对时钟单元进行布线。TLB 的布局图中时钟信号的布线通道主要分布在输入输出电路两排阵列的周围。这样的安排对于减小时钟错位效应具有很好的效果，如图 4.3 所示。

【参考文献】：
期刊论文
[1]微处理器功能验证方法研究[J]. 郭阳,李暾,李思昆.  计算机工程与应用. 2003(05)
[2]专用集成电路的设计验证方法及一种实际的通用微处理器设计的多级验证体系[J]. 杨文华,罗晓沛.  计算机研究与发展. 1999(06)



本文编号：3311888