基于IP CORE的PCI接口设计及在数字中频采集与处理模块中的应用
发布时间：2021-08-04 05:30
数据采集与处理模块是一种可以实现高速、高精度数据采集和大容量数据存储的模块化电子测量仪器。它不但具有传统示波器的观察、测量、记录各种瞬时物理现象的功能,而且具有高精度、快速采样、灵活的用户软件定制等传统示波器所不具有的特点。数据采集与处理模块将模拟信号数字化,通过对采集到的数字信息进行数字信号处理,详细分析输入信号的时域、频域特征。这些特点使数据采集与处理模块在消费电子、国防、航空航天、半导体制造装备以及医疗仪器等领域的测试中有着极其广泛的应用。本文结合电子科技大学承担的项目“数字中频采集与处理模块”,展开对该项目PCI接口技术的研究。首先,论文阐述了基于IP核的PCI总线接口设计方法,该方法将PCI核逻辑和PCI用户逻辑集成于一片FPGA中,提高了系统的集成度和可移植性。然后在介绍WDM设备驱动程序的基础上,进一步的介绍了该模块仪器驱动的开发过程。数字中频采集与处理模块的功能强大,仪器驱动对其功能进行了很好的分类与封装。不但可以很好的控制底层硬件,而且还起到了屏蔽底层工作细节的作用,方便了应用软件的使用。仪器驱动由动态链接库的形式提供。最后介绍了软硬件调试方法和实验结果。
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：76 页
【学位级别】：硕士
【部分图文】：
megcorefunction配置界面
图 3-4 从模式写传输时序图从模式写传输的时序描述如下。上位机通过驱动程序发送从模式写命令，PCI端出现地址信号和命令信号，IP CORE 锁存地址信号和命令信号，并检查地址是否在基地址寄存器的范围之内。如果在范围之内，开始传输。下一周期，IP CORE使能 lt_framen 通知本地端即将进行一次 target 传输，同时在 l_cmdo 显示传输命令，让本地端逻辑判断本次传输的方向，lt_tsr 和 l_adro 指示传输的基地址和偏移地址。本地端逻辑在侦测到上述信号同时有效之后，产生 lt_rdyn 信号，IP CORE收到此信号后，经过两个周期，在本地数据线 l_dato 出现上位机发送的数据，并同时使能 lt_dxfrn 作为数据的有效信号，本地端逻辑可将 lt_dxfrn 作为写数据的使能信号，l_adro 作为传输的地址译码信号。数据传输周期之后，IP CORE 依次无效相关的信号，从模式单周期写传输结束。在数字中频采集与处理模块中，从模式写的功能是向板卡的不同寄存器发送控制命令。在一次传输过程中，从模式写逻辑控制模块需要向 IP CORE 产生lt_rdyn 信号以控制传输。为了满足本地总线时序图的要求，设计中可以采用有限
图 3-6 从模式读传输时序图表 3-2 PCI 本地端从模式读传输接口信号引脚名 类型 引脚描述l_adro[63..0] 输出 本地端地址输出，全局控制逻辑(Stratix II)使用 l_adro[8..3]作为板卡寄存器的译码信号。l_adi [63..0] 输入 本地端数据输入，全局控制逻辑(Stratix II)使用 l_adi [17..0]作为板卡寄存器值上传的数据信号。target_rd 输出 本地端数据读使能信号，当其有效的时候，l_adi [17..0]必须出现上传寄存器值的有效数据。
本文编号：3321099
【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校
【文章页数】：76 页
【学位级别】：硕士
【部分图文】：
megcorefunction配置界面
图 3-4 从模式写传输时序图从模式写传输的时序描述如下。上位机通过驱动程序发送从模式写命令，PCI端出现地址信号和命令信号，IP CORE 锁存地址信号和命令信号，并检查地址是否在基地址寄存器的范围之内。如果在范围之内，开始传输。下一周期，IP CORE使能 lt_framen 通知本地端即将进行一次 target 传输，同时在 l_cmdo 显示传输命令，让本地端逻辑判断本次传输的方向，lt_tsr 和 l_adro 指示传输的基地址和偏移地址。本地端逻辑在侦测到上述信号同时有效之后，产生 lt_rdyn 信号，IP CORE收到此信号后，经过两个周期，在本地数据线 l_dato 出现上位机发送的数据，并同时使能 lt_dxfrn 作为数据的有效信号，本地端逻辑可将 lt_dxfrn 作为写数据的使能信号，l_adro 作为传输的地址译码信号。数据传输周期之后，IP CORE 依次无效相关的信号，从模式单周期写传输结束。在数字中频采集与处理模块中，从模式写的功能是向板卡的不同寄存器发送控制命令。在一次传输过程中，从模式写逻辑控制模块需要向 IP CORE 产生lt_rdyn 信号以控制传输。为了满足本地总线时序图的要求，设计中可以采用有限
图 3-6 从模式读传输时序图表 3-2 PCI 本地端从模式读传输接口信号引脚名 类型 引脚描述l_adro[63..0] 输出 本地端地址输出，全局控制逻辑(Stratix II)使用 l_adro[8..3]作为板卡寄存器的译码信号。l_adi [63..0] 输入 本地端数据输入，全局控制逻辑(Stratix II)使用 l_adi [17..0]作为板卡寄存器值上传的数据信号。target_rd 输出 本地端数据读使能信号，当其有效的时候，l_adi [17..0]必须出现上传寄存器值的有效数据。
本文编号：3321099
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3321099.html
