600MHz YHFT-DX乘法部件的设计与验证

发布时间：2021-08-06 04:36

　　YHFT-DX是一款32位超长指令字结构的高性能定点DSP,CPU内核设置了两个独立的乘法部件,两个乘法部件功能和结构完全相同,并且都是流水实现,使得YHFT-DX具有很高的乘法性能,但其涉及的指令数量和种类较多,使得乘法部件内部结构比较复杂,这为600MHz的设计目标提出了挑战。本文根据YHFT-DX处理器的设计要求,在全定制与半定制混合设计方法的基础上,从系统级、模块级和电路级等方面对设计中影响时序、面积等关键因素进行了深入研究,最后完成了乘法部件的设计,达到600MHz的设计目标。本文的主要内容体现在以下几个方面:1.在深入分析乘法部件的功能及流水线结构的基础上,通过站间逻辑归并、同一化处理、逻辑前移等技术对同类流水线结构进行优化,不同类流水线结构之间共用站间寄存器,实现分时复用,节约硬件资源。2.全定制实现关键模块的设计。在设计过程中,采用分级分站、减少操作位数、逻辑分割、重组或转换技术对关键模块的结构进行优化;电路设计中除了采用常用的电路结构外,另设计大驱动能力的寄存器,以减少逻辑级数;版图设计时充分采用位片设计方法,源/漏共享,通道复用等多种设计技术减少长线互连和寄生参数。... 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：76 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
第一章 绪论
    1.1 研究背景
        1.1.1 YHFT-DX项目背景
        1.1.2 乘法器研究现状
        1.1.3 有限域乘法研究现状
    1.2 课题的研究内容及意义
    1.3 论文的组织结构
第二章 乘法部件的结构及设计实现
    2.1 乘法部件功能
    2.2 乘法部件结构
        2.2.1 乘法部件的整体结构
        2.2.2 基本乘法类指令流水线设计
        2.2.3 逻辑类指令流水线设计
        2.2.4 有限域乘法指令流水线设计
    2.3 乘法部件的结构优化
    2.4 乘法部件的设计实现
        2.4.1 模块划分
        2.4.2 全定制模块的结构优化
        2.4.3 全定制与半定制混合设计流程
    本章小结
第三章 全定制模块的电路与版图设计
    3.1 全定制模块的电路设计
        3.1.1 SIMD乘法器
        3.1.2 逻辑运算单元
        3.1.3 有限域乘法运算单元
    3.2 层次化版图设计
        3.2.1 全局版图布局
        3.2.2 层次化版图设计
    本章小结
第四章 乘法部件逻辑综合与物理设计
    4.1 逻辑综合
        4.1.1 综合及优化
        4.1.2 多级门控时钟设计
    4.2 物理设计
        4.2.1 乘法部件布局规划
        4.2.2 电源/地规划
        4.2.3 时钟设计
    本章小结
第五章 乘法部件的层次化验证
    5.1 层次化验证流程
    5.2 RTL级验证
        5.2.1 模块级验证
        5.2.2 系统级验证
    5.3 全定制电路功能验证
        5.3.1 逻辑等价检查
        5.3.2 基于断言的验证
    5.4 版图后的时序功能验证
        5.4.1 静态时序分析
        5.4.2 模拟验证
    本章小结
结束语
致谢
参考文献
作者在学期间取得的学术成果


【参考文献】：
博士论文
[1]高性能DSP关键电路及EDA技术研究[D]. 李振涛.国防科学技术大学 2007
[2]嵌入式异构多核处理器设计与实现关键技术研究[D]. 岳虹.国防科学技术大学 2006

硕士论文
[1]DSP高性能乘法部件的设计与实现[D]. 杨强.国防科学技术大学 2008
[2]“银河飞腾”DSP乘法部件及算术逻辑运算部件的设计[D]. 罗飞.国防科学技术大学 2006



本文编号：3325081