基于PCI总线的RS编译码接口卡的设计与FPGA实现
发布时间：2021-08-23 15:53
本课题从研究应用于AOS系统的RS（255,223）编译码接口卡出发,深入地分析和研究了纠错码原理、RS编译码算法与设计、PCI总线标准与设计和FPGA技术。随着科技的发展,纠错码技术在通信领域中起着越来越重要的作用。RS（Reed-Solomon）码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,因而被广泛应用于各种数据通信系统中,包括AOS系统。本课题是在深入地研究和分析国内外近年来在RS编译码算法及其实现以及相关技术研究进展的基础上,采用FPGA的方式实现了符合AOS标准的RS编译码接口卡。PCI总线因其在数据带宽、功耗、抗干扰性、开放性等方面的优良性能,使其在嵌入式计算机和工业控制计算机领域得到了迅速普及和广泛应用。对PCI总线标准做了深入地研究和分析,采用mealy状态机的方式,实现了PCI总线控制器。在设计与实现RS（255,223）编译码接口卡的过程中,本课题主要进行了以下几个方面的工作:1、对通用的RS编译码算法及其相关的纠错码原理进行深入地分析和研究。2、对RS编译码器基本电路单元:加法模块、乘法模块和求逆模块,进行了研究,在此基础上,专门对乘法模块进行了优...
【文章来源】：内蒙古工业大学内蒙古自治区
【文章页数】：100 页
【学位级别】：硕士
【部分图文】：
国外RS（255，223）编译码接口卡
4.1 集成开发环境；另一个是用于仿真的 Mentor 公司的 ModelSim SE6.0 软件。2.2.1 Quartus 4.1 集成开发环境Quartus 4.1是Altera 公司开发的、支持原理图输入和文本输入(采用HDL)的一个集成数字电路系统开发环境(如图2.2所示)，利用该软件的编辑、编译、仿真、综合、芯片编程等功能，将设计的电路图和数字电路的描述程序转换为基本逻辑单元下载到可编程芯片中。Quartus 4.1支持原理图、AHDL、VHDL和Verilog HDL语言的文本文件，以及波与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。Quartus 4.自带的门级仿真器，可以进行功能仿真，能够产生精确的仿真结果，能够生成供时仿真用的EDIF、VHDL和Verilog HDL三种不同风格的网表文件。Quartus 4.1支持主的第三方EDA工具，如ModelSim、Synopsys、Cadence和Synplicity Mentor等。该软件支持的器件种类很多，主要有Stratix系列、Cyclone系列、HardCopy系列、APEX系列、Mercury系列、FLEX 10系列、Excalibur系列、FLEX 6000系列和MAX系列等。
内蒙古工业大学硕士学位论文2.2.2 ModelSim SE6.0 仿真软件ModelSim SE6.0 是由 Mentor 公司开发的，能够提供强大的模拟仿真功能的开件(如图 2.3 所示)。在设计、编译、仿真、测试、调试开发过程中，操作起来极活，可以通过菜单、快捷键和命令行的方式进行工作。ModelSim SE6.0 的一个著的特点就是它具有命令行的操作方式，类似于一个 shell，有很多的操作指令人的感觉就像是工作在 Unix 环境下，其功能非常强大。ModelSim SE6.0 还具有代码的能力，可以看出不同的代码段消耗资源的情况，从而可以对代码进行改善提高其效率。
【参考文献】：
期刊论文
[1]基于FPGA的PCI接口设计[J]. 宋克柱,杨小军,王砚方. 电子技术应用. 2001(09)
[2]PCI总线卡设计与实现的几个关键问题[J]. 方粮,尹佳斌,黄克勋. 计算机工程与科学. 2001(02)
[3]RS（255,223）编码器的实现[J]. 刘大海,孙辉先. 宇航学报. 2000(03)
[4]流水线结构RS（255,223）译码器的VLSI设计[J]. 王进祥,张乃通,来逢昌,叶以正. 计算机研究与发展. 2000(01)
[5]20世纪的中国空间技术[J]. 宗树. 国际太空. 1999(12)
[6]RS（255,223）码编码器设计与CPLD实现[J]. 王进祥,张乃通,叶以正. 微电子学. 1999(05)
[7]GF（28）上快速乘法器及求逆器的设计[J]. 王进祥,毛志刚,叶以正. 微电子学. 1998(05)
硕士论文
[1]ATSC-8VSB接收芯片中外码系统的设计与实现[D]. 夏芳.浙江大学 2002
本文编号：3358161
【文章来源】：内蒙古工业大学内蒙古自治区
【文章页数】：100 页
【学位级别】：硕士
【部分图文】：
国外RS（255，223）编译码接口卡
4.1 集成开发环境；另一个是用于仿真的 Mentor 公司的 ModelSim SE6.0 软件。2.2.1 Quartus 4.1 集成开发环境Quartus 4.1是Altera 公司开发的、支持原理图输入和文本输入(采用HDL)的一个集成数字电路系统开发环境(如图2.2所示)，利用该软件的编辑、编译、仿真、综合、芯片编程等功能，将设计的电路图和数字电路的描述程序转换为基本逻辑单元下载到可编程芯片中。Quartus 4.1支持原理图、AHDL、VHDL和Verilog HDL语言的文本文件，以及波与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。Quartus 4.自带的门级仿真器，可以进行功能仿真，能够产生精确的仿真结果，能够生成供时仿真用的EDIF、VHDL和Verilog HDL三种不同风格的网表文件。Quartus 4.1支持主的第三方EDA工具，如ModelSim、Synopsys、Cadence和Synplicity Mentor等。该软件支持的器件种类很多，主要有Stratix系列、Cyclone系列、HardCopy系列、APEX系列、Mercury系列、FLEX 10系列、Excalibur系列、FLEX 6000系列和MAX系列等。
内蒙古工业大学硕士学位论文2.2.2 ModelSim SE6.0 仿真软件ModelSim SE6.0 是由 Mentor 公司开发的，能够提供强大的模拟仿真功能的开件(如图 2.3 所示)。在设计、编译、仿真、测试、调试开发过程中，操作起来极活，可以通过菜单、快捷键和命令行的方式进行工作。ModelSim SE6.0 的一个著的特点就是它具有命令行的操作方式，类似于一个 shell，有很多的操作指令人的感觉就像是工作在 Unix 环境下，其功能非常强大。ModelSim SE6.0 还具有代码的能力，可以看出不同的代码段消耗资源的情况，从而可以对代码进行改善提高其效率。
【参考文献】：
期刊论文
[1]基于FPGA的PCI接口设计[J]. 宋克柱,杨小军,王砚方. 电子技术应用. 2001(09)
[2]PCI总线卡设计与实现的几个关键问题[J]. 方粮,尹佳斌,黄克勋. 计算机工程与科学. 2001(02)
[3]RS（255,223）编码器的实现[J]. 刘大海,孙辉先. 宇航学报. 2000(03)
[4]流水线结构RS（255,223）译码器的VLSI设计[J]. 王进祥,张乃通,来逢昌,叶以正. 计算机研究与发展. 2000(01)
[5]20世纪的中国空间技术[J]. 宗树. 国际太空. 1999(12)
[6]RS（255,223）码编码器设计与CPLD实现[J]. 王进祥,张乃通,叶以正. 微电子学. 1999(05)
[7]GF（28）上快速乘法器及求逆器的设计[J]. 王进祥,毛志刚,叶以正. 微电子学. 1998(05)
硕士论文
[1]ATSC-8VSB接收芯片中外码系统的设计与实现[D]. 夏芳.浙江大学 2002
本文编号：3358161
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3358161.html
