多端口共享存储器设计及其FPGA实现
发布时间：2021-09-08 20:20
随着科学技术的发展，人类对高性能并行计算的需求越来越广，而并行处理的瓶颈在于处理单元之间通信模块的设计。利用紧耦合结构，能够有效地解决制约这一瓶颈的因素。在这种结构中，多端口共享存储器作为核心构成部分，其研究和设计就具有重要的意义。本文首先研究了传统的多端口存储器设计方法和实现方式，在这一基础上，针对实际需求，提出一种多端口共享存储器设计新方法，其核心是将传统方法中的分块和复制技术有机结合，同时该结构还加入了快速读出的缓存单元能够实现快速读出上次写入的数据。本文提出的多端口共享存储器是一种局部写入，全局读出的存储器结构。这种结构非常适合多个处理单元进行数据交换和共享，并且实验表明，在一定范围内随着存储器深度的增加，硬件电路使用的资源基本不变。另外，这种结构具有模块化清晰，可扩展性强的特点，尤其适合在FPGA中使用块存储器实现。
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：66 页
【学位级别】：硕士
【部分图文】：
计算机的四种处理
图 2.2 FPGA 的基本架构图连线资源 中有多种布线资源，包括局部布线资源、通用布线资源、I/O 布源和全局布线资源等，它们分别承担了不同的任务。部布线资源线资源是指进出 CLB 信号的连线资源。局部布线资源主要包 到 GRM 之间的连接；CLB 的输出到自身输入的高速反馈连 CLB 间的直通快速连接，避免了通过 GRM 产生的延时[27]。用布线区线区由 GRM 及其连线构成。GRM 是行线资源与列线资源互布线区是 FPGA 中主要的内连资源。GRM 的规模同 FPGA
图 3.5 Slice 结构示意图Slice 基本元件包括 2 个 6 输入 LUT ：G 函数和 F 函数，2 个X、FFY，一般用做 D 触发器)。另外，为了实现某些高性能进位逻辑(carry logic) 、算数逻辑门(arithmetic logic gatltiplexers)等元件。LUT 可实现 RAM 和移位寄存器的功能。LUT 本身是一个 3 6 个输入(G 函数:G1~G6，F 函数:F1~F6)其实是 RAM 的地址存储单元进行配置可灵活配置成任意 1~6 输入、任意组合逻RAM 或 ROM。LUT 既可配置成单口 RAM 也可配置成双端GA 中使用这类资源实现的存储器也称作分布式存储器(Distri(2) Block RAMXilinx FPGA 中 Block RAM 一般按 2 列、4 列或 6 列的规律置为单端口 RAM、双端口 RAM、内容地址存储器(CAM)以构。Virtex-5 LX85-3FF676 中单片块 RAM 的容量可以达到
【参考文献】：
期刊论文
[1]有效利用片上分块存储器[J]. 温淑鸿,崔慧娟,唐昆. 清华大学学报(自然科学版). 2006(01)
[2]并行多 CPU 数控系统体系结构[J]. 龚京忠,李国喜,付永红,马晓宇. 机械与电子. 1998(05)
硕士论文
[1]某大容量存储器的设计与实现[D]. 李辉景.中北大学 2008
[2]基于双端口RAM的数据Cache的研究与实现[D]. 邹代红.西北工业大学 2007
[3]与CPU松耦合的外围电路设计模式研究[D]. 胡乐新.上海交通大学 2006
[4]大规模并行计算机的并行I/O系统设计[D]. 王巾盈.国防科学技术大学 2005
本文编号：3391423
【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校
【文章页数】：66 页
【学位级别】：硕士
【部分图文】：
计算机的四种处理
图 2.2 FPGA 的基本架构图连线资源 中有多种布线资源，包括局部布线资源、通用布线资源、I/O 布源和全局布线资源等，它们分别承担了不同的任务。部布线资源线资源是指进出 CLB 信号的连线资源。局部布线资源主要包 到 GRM 之间的连接；CLB 的输出到自身输入的高速反馈连 CLB 间的直通快速连接，避免了通过 GRM 产生的延时[27]。用布线区线区由 GRM 及其连线构成。GRM 是行线资源与列线资源互布线区是 FPGA 中主要的内连资源。GRM 的规模同 FPGA
图 3.5 Slice 结构示意图Slice 基本元件包括 2 个 6 输入 LUT ：G 函数和 F 函数，2 个X、FFY，一般用做 D 触发器)。另外，为了实现某些高性能进位逻辑(carry logic) 、算数逻辑门(arithmetic logic gatltiplexers)等元件。LUT 可实现 RAM 和移位寄存器的功能。LUT 本身是一个 3 6 个输入(G 函数:G1~G6，F 函数:F1~F6)其实是 RAM 的地址存储单元进行配置可灵活配置成任意 1~6 输入、任意组合逻RAM 或 ROM。LUT 既可配置成单口 RAM 也可配置成双端GA 中使用这类资源实现的存储器也称作分布式存储器(Distri(2) Block RAMXilinx FPGA 中 Block RAM 一般按 2 列、4 列或 6 列的规律置为单端口 RAM、双端口 RAM、内容地址存储器(CAM)以构。Virtex-5 LX85-3FF676 中单片块 RAM 的容量可以达到
【参考文献】：
期刊论文
[1]有效利用片上分块存储器[J]. 温淑鸿,崔慧娟,唐昆. 清华大学学报(自然科学版). 2006(01)
[2]并行多 CPU 数控系统体系结构[J]. 龚京忠,李国喜,付永红,马晓宇. 机械与电子. 1998(05)
硕士论文
[1]某大容量存储器的设计与实现[D]. 李辉景.中北大学 2008
[2]基于双端口RAM的数据Cache的研究与实现[D]. 邹代红.西北工业大学 2007
[3]与CPU松耦合的外围电路设计模式研究[D]. 胡乐新.上海交通大学 2006
[4]大规模并行计算机的并行I/O系统设计[D]. 王巾盈.国防科学技术大学 2005
本文编号：3391423
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3391423.html
