自刷新纠检错SRAM存储芯片设计
发布时间：2021-09-12 08:49
随着社会的飞速发展,微电子行业也在不断进步,电子元器件尺寸的缩小使得电路的集成度越来越高、速度也越来越快。集成电路对于数据量的需求也与日俱增。存储器在集成电路中所占比重也不断增大。而类似空间辐射引起的单粒子翻转现象一直是影响SRAM这类存储器稳定性的一个棘手问题。因此,如何保证正确地读写数据是存储器的设计的一个重要目标。Error Correction Code（简称ECC）错误校正码概念的引入是解决SRAM这类存储器稳定性的主要方案。虽然在存储器中额外增加ECC单元牺牲了面积,却换来了存储器读写时的稳定性。基于130nm Silicon-On-Insulator（SOI）工艺,作者设计了一款支持 SRAM 存储器的自刷新检纠错电路。主要工作体现在:对Bch算法、Hamming算法进行了分析比较,在纠错能力、面积消耗、功耗等方面综合衡量选取了 Hamming算法进行了纠检错系统的设计;设计了 ECC编解码数字电路模块、自刷新数字逻辑电路,SRAM存储阵列、Mbits自测试电路等,解决了存储器受空间射线辐照造成的单粒子翻转问题;利用组合逻辑电路实现自刷新功能优化了对于同一地址错误数据累积...
【文章来源】：华中师范大学湖北省 211工程院校 教育部直属院校
【文章页数】：59 页
【学位级别】：硕士
【部分图文】：
图３．１增强型ＮＭＯＳ与耗尽型ＮＭＯＳ晶体管结构??
？硕士学位论文??ＭＡＳＴＥＲ’Ｓ?ＴＨＥＳＩＳ??错误数据时，数据位宽与生成的校验位的对应关系，当数据位小于等于２１时，这??时最接近的ｍ值为５，总位宽（数据位加校验位）为２５－１?＝?３１，因此所加入的校??验位宽为１０；以此类推，当数据为大于２１小于等于５１时，ｍ＝６，校验位宽为１２；??当数据为大于５１小于等于１１３时，ｍ＝７，校验位宽为１４；当数据为大于１１３小于??等于２３９时，ｍ＝８，校验位宽为１６；本设计采用的Ｂｃｈ编码所能接受的最大数据位??宽为２３９；考虑到一般一个字节为８Ｂｉｔｓ位宽，因此一些常用的位宽如１６／３２／６４／１２８??均能满足。??／／?Ｒｅｐｌａｃｅｍｅｎｔ?ｆｏｒ?２＊＊ｎ?ｅｘｐｒｅｓｓｉｏｎ??１ｕｎｃｔｉｏｎ?ｉｎｔｅｅｒ?ｆｎｗｒｏｆｔｗｏ；??
输出信号为ｐ＿ｏ。如下图４．２分别仿真了?Ｂｃｈ编码模块输入数据位宽为??８ｂｉｔｓ、１６ｂｉｔｓ、３２ｂｉｔｓ、６４ｂｉｔｓ、１２８ｂｉｔｓ的情况。可以在仿真结果看出每１０ｎｓ更新一??次数据位都可以得到相应的编码输出校验位。如当数据位宽为３２ｂｉｔｓ，数据位输入??ｄ＿ｉ为“３２’ｈ０００００００２”时，校验位输出！？＿〇为“１２’ｈＡ７２”。将通过了功能验证的ＨＤＬ??代码进行数字逻辑综合以及数字后端自动布局布线后可得到如图４．３所示的Ｂｃｈ编??码模块版图，编码模块版图大小为２０２．２２０ｕｍ＊１２０．０２０ｕｍ。编码模块的时序约束速??度控制在ｌＯＯＭｈｚ，布局布线后功耗为１．６ｍＷ。??［Ｓａｍｅ?：杳，—Ｃｕｒｓｏｒ￣￣［Ｉ０，０００ｐｓ?｜２０，０００ｐｓ?丨?３０
【参考文献】：
期刊论文
[1]面向NAND Flash存储的纠错编码技术概述[J]. 彭福来,于治楼,陈乃阔,耿士华,毕研山. 计算机与现代化. 2017(11)
[2]基于Cadence软件下的SRAM 6T存储单元的介绍与设计[J]. 张斐洋. 中国新通信. 2017(22)
[3]基于BCH码的NAND Flash纠错算法设计与实现[J]. 陈昭林,张晋宁,沈辉. 电子测量技术. 2017(03)
[4]基于ECC校验码的存储器可扩展自修复算法设计[J]. 任秀江,谢向辉,施晶晶. 计算机工程与科学. 2017(02)
[5]一种交织汉明码编译码器设计及其FPGA实现[J]. 庄灿,石和荣,齐永. 电子测量技术. 2017(01)
[6]航空辐射环境SRAM存储芯片单粒子翻转实验综述[J]. 王鹏,张道阳,薛茜男. 电子技术应用. 2016(07)
[7]基于CCS的（7,4）汉明码的编译码设计[J]. 夏志达,李丽华,张龙. 舰船电子工程. 2016(04)
[8]Implementation and verification of different ECC mitigation designs for BRAMs in flash-based FPGAs[J]. 杨振雷,王晓辉,张战刚,刘杰,苏弘. Chinese Physics C. 2016(04)
[9]抗单粒子翻转的双端口SRAM定时刷新机制研究[J]. 陈晨,陈强,林敏,杨根庆. 微电子学. 2015(04)
[10]宇航用静态随机存储器验证方法研究与应用[J]. 肖爱斌,王斐尧,王文炎,隽扬,张雷浩,张皓源. 电子与封装. 2015(05)
博士论文
[1]纳米级SRAM单粒子翻转效应及其诱导的软错误研究[D]. 李鹏.国防科学技术大学 2016
[2]有限域上常循环码的研究[D]. 陈博聪.华中师范大学 2013
硕士论文
[1]SRAM存储单元抗单粒子翻转研究[D]. 丁朋辉.安徽大学 2017
[2]抗辐照SOI MOSFET模型研究[D]. 张钰青.杭州电子科技大学 2015
[3]基于SOC Encounter的ASIC芯片后端设计研究[D]. 骆礼厅.西安电子科技大学 2014
[4]基于Encounter的深亚微米布局设计和布线方法研究[D]. 田晓萍.西安电子科技大学 2014
[5]数字集成电路设计方法的研究[D]. 孔德立.西安电子科技大学 2012
本文编号：3393925
【文章来源】：华中师范大学湖北省 211工程院校 教育部直属院校
【文章页数】：59 页
【学位级别】：硕士
【部分图文】：
图３．１增强型ＮＭＯＳ与耗尽型ＮＭＯＳ晶体管结构??
？硕士学位论文??ＭＡＳＴＥＲ’Ｓ?ＴＨＥＳＩＳ??错误数据时，数据位宽与生成的校验位的对应关系，当数据位小于等于２１时，这??时最接近的ｍ值为５，总位宽（数据位加校验位）为２５－１?＝?３１，因此所加入的校??验位宽为１０；以此类推，当数据为大于２１小于等于５１时，ｍ＝６，校验位宽为１２；??当数据为大于５１小于等于１１３时，ｍ＝７，校验位宽为１４；当数据为大于１１３小于??等于２３９时，ｍ＝８，校验位宽为１６；本设计采用的Ｂｃｈ编码所能接受的最大数据位??宽为２３９；考虑到一般一个字节为８Ｂｉｔｓ位宽，因此一些常用的位宽如１６／３２／６４／１２８??均能满足。??／／?Ｒｅｐｌａｃｅｍｅｎｔ?ｆｏｒ?２＊＊ｎ?ｅｘｐｒｅｓｓｉｏｎ??１ｕｎｃｔｉｏｎ?ｉｎｔｅｅｒ?ｆｎｗｒｏｆｔｗｏ；??
输出信号为ｐ＿ｏ。如下图４．２分别仿真了?Ｂｃｈ编码模块输入数据位宽为??８ｂｉｔｓ、１６ｂｉｔｓ、３２ｂｉｔｓ、６４ｂｉｔｓ、１２８ｂｉｔｓ的情况。可以在仿真结果看出每１０ｎｓ更新一??次数据位都可以得到相应的编码输出校验位。如当数据位宽为３２ｂｉｔｓ，数据位输入??ｄ＿ｉ为“３２’ｈ０００００００２”时，校验位输出！？＿〇为“１２’ｈＡ７２”。将通过了功能验证的ＨＤＬ??代码进行数字逻辑综合以及数字后端自动布局布线后可得到如图４．３所示的Ｂｃｈ编??码模块版图，编码模块版图大小为２０２．２２０ｕｍ＊１２０．０２０ｕｍ。编码模块的时序约束速??度控制在ｌＯＯＭｈｚ，布局布线后功耗为１．６ｍＷ。??［Ｓａｍｅ?：杳，—Ｃｕｒｓｏｒ￣￣［Ｉ０，０００ｐｓ?｜２０，０００ｐｓ?丨?３０
【参考文献】：
期刊论文
[1]面向NAND Flash存储的纠错编码技术概述[J]. 彭福来,于治楼,陈乃阔,耿士华,毕研山. 计算机与现代化. 2017(11)
[2]基于Cadence软件下的SRAM 6T存储单元的介绍与设计[J]. 张斐洋. 中国新通信. 2017(22)
[3]基于BCH码的NAND Flash纠错算法设计与实现[J]. 陈昭林,张晋宁,沈辉. 电子测量技术. 2017(03)
[4]基于ECC校验码的存储器可扩展自修复算法设计[J]. 任秀江,谢向辉,施晶晶. 计算机工程与科学. 2017(02)
[5]一种交织汉明码编译码器设计及其FPGA实现[J]. 庄灿,石和荣,齐永. 电子测量技术. 2017(01)
[6]航空辐射环境SRAM存储芯片单粒子翻转实验综述[J]. 王鹏,张道阳,薛茜男. 电子技术应用. 2016(07)
[7]基于CCS的（7,4）汉明码的编译码设计[J]. 夏志达,李丽华,张龙. 舰船电子工程. 2016(04)
[8]Implementation and verification of different ECC mitigation designs for BRAMs in flash-based FPGAs[J]. 杨振雷,王晓辉,张战刚,刘杰,苏弘. Chinese Physics C. 2016(04)
[9]抗单粒子翻转的双端口SRAM定时刷新机制研究[J]. 陈晨,陈强,林敏,杨根庆. 微电子学. 2015(04)
[10]宇航用静态随机存储器验证方法研究与应用[J]. 肖爱斌,王斐尧,王文炎,隽扬,张雷浩,张皓源. 电子与封装. 2015(05)
博士论文
[1]纳米级SRAM单粒子翻转效应及其诱导的软错误研究[D]. 李鹏.国防科学技术大学 2016
[2]有限域上常循环码的研究[D]. 陈博聪.华中师范大学 2013
硕士论文
[1]SRAM存储单元抗单粒子翻转研究[D]. 丁朋辉.安徽大学 2017
[2]抗辐照SOI MOSFET模型研究[D]. 张钰青.杭州电子科技大学 2015
[3]基于SOC Encounter的ASIC芯片后端设计研究[D]. 骆礼厅.西安电子科技大学 2014
[4]基于Encounter的深亚微米布局设计和布线方法研究[D]. 田晓萍.西安电子科技大学 2014
[5]数字集成电路设计方法的研究[D]. 孔德立.西安电子科技大学 2012
本文编号：3393925
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3393925.html
