低功耗X86指令译码部件的设计与实现

发布时间：2021-09-12 13:58

　　随着处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,不断提升的功耗密度对系统工作的可靠性和稳定性造成很大影响,"功耗墙"已经成为提升处理器性能的最大障碍。介绍了低功耗设计的基本原理,结合X86指令集的特点,设计了一种X86指令译码器,并在体系结构层次上,提出从指令预取队列和译码队列两个不同角度对X86指令译码器进行低功耗设计的方法。基于SMIC 180 nm CMOS工艺,采用Synopsys DC工具进行了综合实现,并对译码器低功耗设计效果进行了评估。结果表明,在几乎不影响速度和面积的前提下,指令译码器关键数据通路寄存器平均翻转率降低了17.16%。 

【文章来源】：航空计算技术. 2020,50(05)

【文章页数】：5 页

【部分图文】：

低功耗设计前后电路面积与工作频率

从图7中可以看出,通过对译码器应用低功耗设计技术,对COMP、FFT和MATRIX程序指令进行译码时,译码器数据通路关键寄存器翻转率分别平均降低23.19%、15.87%和12.43%,总体平均降低17.16%。4 结束语

指令编码格式如图1所示,包括1个或多个前缀;1个操作数;1个寻址方式域;1个比例- 变址- 基址域;最多4字节的偏移量和最多4字节的立即数。一条指令可以由若干个字节组成,但都是图1格式的子集。X86指令最短1个字节,最长为11个字节[1]。由于X86指令的长度不固定,在对X86指令进行译码时应首先译出该条指令的长度[4],然后再对地址和数据信息进行译码。通过分析X86指令集,可以得到如下结论:任意一条X86指令,最多获得前4个字节就能译出该条指令的长度。这一结论为设计并行X86译码器提供了依据。

【参考文献】：
期刊论文
[1]X86中央处理器安全问题综述[J]. 魏强,李锡星,武泽慧,曹琰.  通信学报. 2018(S2)
[2]一种复杂指令系统译码器设计方法[J]. 赵香.  现代计算机(专业版). 2015(12)
[3]一种面向高性能计算的自主众核处理器结构[J]. 郑方,许勇,李宏亮,谢向辉,陈左宁.  中国科学:信息科学. 2015(04)
[4]计算机指令系统的发展与研究[J]. 潘谈.  黑龙江科技信息. 2014(31)



本文编号：3394351