基于UVM的JESD204B高速串行接口的设计与实现
发布时间：2021-09-28 03:50
时下第五代移动通信技术5G成为全球焦点,而超高速的数模转换器（Digital to Analog Converter,DAC）以及模数转换器（Analog to Digital Converter,ADC）的采样率、分辨率和传输速度是影响5G通信技术里高数据速率等高性能目标的关键因素,固态技术协会（JEDEC）推出的JESD204B高速数据传输接口可以解决DAC/ADC芯片的传输速度,使之拥有更高的采样率,实现高性能和低功耗的设计需要。为了提高带有确定性延迟数据的传输速度及增大带宽,实现数据的快速准确,对基于 40nm CMOS（Complementary Metal Oxide Semiconductor）工艺数字标准单元库的一款8GS/s 14-bit DAC芯片采用8通道的JESD204B接收器设计实现高速接口的数据传输。该JESD204B接收端接口实现每通道16位数据输出,工作时钟是500MHz,接收器版图面积为2.06mm2,完成的主要工作如下:（1）JESD204B接收端高速接口的设计实现,包括对于端口的定义、模块的组成划分、工作原理及Verilog代码的编写实现,并对接收...
【文章来源】：中国科学院大学(中国科学院大学人工智能学院)北京市
【文章页数】：84 页
【学位级别】：硕士
【部分图文】：
图１．１?ＡＤ９６８０芯片电路结构??Ｆｉｇｕｒｅ?１．１?ＡＤ９６８０?Ｃｈｉｐ?ｃｉｒｃｕｉｔ?ｓｔｒｕｃｔｕｒｅ??如图１．２所示，由ＡＤＩ利用ＪＥＳＤ２０４Ｂ协议接口技术研发流片市场的??
?基于ＵＶＭ的ＪＥＳＤ２０４Ｂ高速串行接口的设计与实现???的可接受通道速率。通过ＳＹＳＲＥＦ和ＳＹＮＣＩＮＢ两种输入引脚对多器件同步进行??支持。如图１．１所示：??ＡＶＤＤ１?ＡＶＤＤ２?ＡＶＤＤ３?ＡＶＤ０１＿ＳＲ?ＤＶＤＤ?ＤＲＶＯＯ?ＳＰＩＶＤＤ??（１．２５Ｖ）?（２ｇ／）?（３ｇ〇?（１．ｇＶ）?（１，ｇＶ）?（１．ｇＶ）?（１．８Ｖｇ３．３Ｖ）??Ｉ?ＢＵＦＦＥＲ???ＦＤ－ＡＯ＾＾ｈ?＇：???ｉ＿＿？?ｆ?｜｜?｜４?ＳＥＲＤＯＵＴＯｔ??Ｔ?．?ＤＤＣ?＾?＾?§??ＶＩＮ＋Ｂ?ＣＨ＾ｓ?／?ＡＤＣ?Ｖ—－￣Ｍ?／?Ｘ??Ｖ！Ｎ＿Ｂ￥４＾ＡＣ〇ＲＥ?ｋ?Ｔ?＾??｜ＢＵＦＦＥＲ?；?ｒ＾ｉｂｎ?：??ＶＪＰ〇〇?ｌＡＲ＾＇ＳＴ￡ＲＳｒ???：?＊?Ｉ＇?ｌ?｜?ＤＥＴａＣＴ??ｒｉｎ?；＾Ｐ＾ｒｉＳＹＮＣ，ＮＢ１??ＧＥＮＥＲＡＴＩＯＮ?Ｃ（＞＾ｒｒｙ＞Ｌ?［＾－ＱＳＹＳＲＥＦｌ??ＣＬＫ－＆ｔ＞?｜?ＳＰ？?ＣＯＮＴＲＯＬ?ｌ?＿??１?——＼?ＡＤ９６８０?ＹＳＴＢＹ??■ｏ?ｏ—ｏ—ｏ一６－－－０?１?震??ＡＧＮＤ?ＤＲＧＮＤ?ＤＧＮＤ?ＳＤＩＯ?ＳＣＬＫ?ＣＳＢ?｜??图１．１?ＡＤ９６８０芯片电路结构??Ｆｉｇｕｒｅ?１．１?ＡＤ９６８０?Ｃｈｉｐ?ｃｉｒｃｕｉｔ?ｓｔｒｕｃｔｕｒｅ??如图１．２所示，由ＡＤＩ利用ＪＥＳＤ２０４Ｂ协议接口技术研发流片市场的??ＡＤ９２５０，它是双通道１４位采样率并且支持子类１确定性延迟功能的２５０Ｍ的??ＡＤＣ［１４】。这款芯片芯片能够实现多个通道的对齐同步，它支持通道链路选择使??用为１或２，
?基于ＵＶＭ的ＪＥＳＤ２０４Ｂ高速串行接口的设计与实现???计了一个集成了两个基于ｊｅｓｄ２０４ｂ的ＡＤＣ的数据采集系统，如图１．６所示，并??利用确定性延迟进行控制，提出了一种基于ＦＰＧＡ的通用的、灵活的同步方法。??该方法可以在频率小于１．?８ＧＨｚ的情况下，稳定地保持两个２．?５Ｇｂｐｓ的ＡＤＣ在１７ｐｓ??到２２ｐｓ之间＿。??Ｔｒａｎｓｍｉｔｔｅｒ?：二：：二：：Ｒｅｃｅｉｖｅｒ??Ｉ??ｒＡＤＣ?Ｆｒａｍｅ?Ｌａｎｅ?ＳｅｒＬ?Ａｇ＇ｃ／．．?Ｒｘ?Ｆ〇ｅ＇??Ｃｏｒｅ?Ａｌｉｇｎ?ｐＨｙ?ＥＱ?Ｂｕｆｆｅｒ?Ｆｒａｍｅ??Ｎ??????＿－－丨—丨丨？广??图１．６确定性延迟的说明??Ｆｉｇｕｒｅ?１．６?Ｄｅｓｃｒｉｐｔｉｏｎ?ｏｆ?ｄｅｔｅｒｍｉｎｉｓｔｉｃ?ｄｅｌａｙ??２０１７?年?Ｙｕ?Ｗａｎｇ?等在《Ａｄｖａｎｃｅｓ?ｉｎ?Ｃｏｍｐｕｔｅｒ?Ｓｃｉｅｎｃｅ?Ｒｅｓｅａｒｃｈ》发表的??《Ｔｈｅ?Ｄｅｓｉｇｎ?ｏｆ?Ｈｉｇｈ?Ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｓｙｓｔｅｍ?Ｂａｓｅｄ?ｏｎ?ＪＥＳＤ２０４Ｂ》，??该设计基于经典的ＦＰＧＡ＋ＤＳＰ＋ＡＤＣ结构的数据采集系统，如图１．?７。高速ＡＤＣ是??基于ＪＥＳＤ２０４Ｂ接口的四层两通道的高速ＡＤＣ，可以满足高速采集、八通道高速??采样的要求。有效地解决了传统数据采集并行传输中的各种问题［１９］。??？?Ｋ??ｋ?－＾＿＿，??８?＼?ＡＤＣ?ＪＥＳＤ２０４Ｂ；?ＦＰＧＡ?■＊??？?ＤＳＰ??ｌ．Ｃｈ＾／?ｘ４??＿?ＳＫＩＰ?ｔ??ｌ?＾?ｔ?ｔ?ｊ?＇??ＰＸＡＳＨ?ＨＤＭＩ?
【参考文献】：
期刊论文
[1]基于JESD204B的高速波形产生FMC子板设计[J]. 陈照. 电子测试. 2019(18)
[2]基于JESD204B标准的多通道数据同步传输设计[J]. 王松明. 现代雷达. 2019(08)
[3]基于JESD204B协议的宽带ADC同步采集[J]. 赵丹,何帅,肖香彬. 信息记录材料. 2019(08)
[4]基于JESD204B的接收端数据链路层设计与实现[J]. 付东兵,焦阳,徐洋洋,邱雅倩,姚亚峰. 微电子学. 2019(04)
[5]基于JESD204B协议的并行加解扰电路[J]. 金东强,万书芹,陶建中,盛炜. 微电子学. 2019(04)
[6]基于JESD204B协议的ADC高速串行接口设计与实现[J]. 梁晨. 电子世界. 2019(10)
[7]JESD204B中的8B/10B编码器设计[J]. 何基,蒲杰,孙伟,杨鑫. 电子世界. 2019(02)
[8]JESD204B接收系统同步技术研究与实现[J]. 宛强,郭金翠,王巍,姚亚峰. 电子器件. 2018(06)
[9]基于FPGA实现JESD204B高速接口设计[J]. 曹鹏飞. 无线互联科技. 2018(23)
[10]基于JESD204B的高速串行数据收发接口设计[J]. 徐凤萍,龚至诚,王巍. 指挥控制与仿真. 2018(05)
硕士论文
[1]10GSPS任意波形合成模块硬件设计[D]. 李成.电子科技大学 2019
[2]JESD204B接口的研究与实现[D]. 赵佳.西安电子科技大学 2017
[3]基于UVM的AXI4总线协议接口IP验证的研究与实现[D]. 李兆斌.暨南大学 2017
[4]基于JESD204B的波形数字化数据读出方法研究[D]. 郑墁煜.中国科学技术大学 2017
[5]基于JESD204B协议的高速ADC应用与研究[D]. 王尹圣.成都理工大学 2017
[6]2.5GSPS数据转换模块的研制[D]. 赵俊勇.电子科技大学 2017
[7]基于UVM的SPI接口IP核的验证平台设计[D]. 吴星星.安徽大学 2016
[8]基于JESD204B标准的高速串行接口设计与实现[D]. 樊周华.西安电子科技大学 2016
[9]基于8b/10b编码技术的SerDes接口电路设计[D]. 李永乾.电子科技大学 2010
本文编号：3411186
【文章来源】：中国科学院大学(中国科学院大学人工智能学院)北京市
【文章页数】：84 页
【学位级别】：硕士
【部分图文】：
图１．１?ＡＤ９６８０芯片电路结构??Ｆｉｇｕｒｅ?１．１?ＡＤ９６８０?Ｃｈｉｐ?ｃｉｒｃｕｉｔ?ｓｔｒｕｃｔｕｒｅ??如图１．２所示，由ＡＤＩ利用ＪＥＳＤ２０４Ｂ协议接口技术研发流片市场的??
?基于ＵＶＭ的ＪＥＳＤ２０４Ｂ高速串行接口的设计与实现???的可接受通道速率。通过ＳＹＳＲＥＦ和ＳＹＮＣＩＮＢ两种输入引脚对多器件同步进行??支持。如图１．１所示：??ＡＶＤＤ１?ＡＶＤＤ２?ＡＶＤＤ３?ＡＶＤ０１＿ＳＲ?ＤＶＤＤ?ＤＲＶＯＯ?ＳＰＩＶＤＤ??（１．２５Ｖ）?（２ｇ／）?（３ｇ〇?（１．ｇＶ）?（１，ｇＶ）?（１．ｇＶ）?（１．８Ｖｇ３．３Ｖ）??Ｉ?ＢＵＦＦＥＲ???ＦＤ－ＡＯ＾＾ｈ?＇：???ｉ＿＿？?ｆ?｜｜?｜４?ＳＥＲＤＯＵＴＯｔ??Ｔ?．?ＤＤＣ?＾?＾?§??ＶＩＮ＋Ｂ?ＣＨ＾ｓ?／?ＡＤＣ?Ｖ—－￣Ｍ?／?Ｘ??Ｖ！Ｎ＿Ｂ￥４＾ＡＣ〇ＲＥ?ｋ?Ｔ?＾??｜ＢＵＦＦＥＲ?；?ｒ＾ｉｂｎ?：??ＶＪＰ〇〇?ｌＡＲ＾＇ＳＴ￡ＲＳｒ???：?＊?Ｉ＇?ｌ?｜?ＤＥＴａＣＴ??ｒｉｎ?；＾Ｐ＾ｒｉＳＹＮＣ，ＮＢ１??ＧＥＮＥＲＡＴＩＯＮ?Ｃ（＞＾ｒｒｙ＞Ｌ?［＾－ＱＳＹＳＲＥＦｌ??ＣＬＫ－＆ｔ＞?｜?ＳＰ？?ＣＯＮＴＲＯＬ?ｌ?＿??１?——＼?ＡＤ９６８０?ＹＳＴＢＹ??■ｏ?ｏ—ｏ—ｏ一６－－－０?１?震??ＡＧＮＤ?ＤＲＧＮＤ?ＤＧＮＤ?ＳＤＩＯ?ＳＣＬＫ?ＣＳＢ?｜??图１．１?ＡＤ９６８０芯片电路结构??Ｆｉｇｕｒｅ?１．１?ＡＤ９６８０?Ｃｈｉｐ?ｃｉｒｃｕｉｔ?ｓｔｒｕｃｔｕｒｅ??如图１．２所示，由ＡＤＩ利用ＪＥＳＤ２０４Ｂ协议接口技术研发流片市场的??ＡＤ９２５０，它是双通道１４位采样率并且支持子类１确定性延迟功能的２５０Ｍ的??ＡＤＣ［１４】。这款芯片芯片能够实现多个通道的对齐同步，它支持通道链路选择使??用为１或２，
?基于ＵＶＭ的ＪＥＳＤ２０４Ｂ高速串行接口的设计与实现???计了一个集成了两个基于ｊｅｓｄ２０４ｂ的ＡＤＣ的数据采集系统，如图１．６所示，并??利用确定性延迟进行控制，提出了一种基于ＦＰＧＡ的通用的、灵活的同步方法。??该方法可以在频率小于１．?８ＧＨｚ的情况下，稳定地保持两个２．?５Ｇｂｐｓ的ＡＤＣ在１７ｐｓ??到２２ｐｓ之间＿。??Ｔｒａｎｓｍｉｔｔｅｒ?：二：：二：：Ｒｅｃｅｉｖｅｒ??Ｉ??ｒＡＤＣ?Ｆｒａｍｅ?Ｌａｎｅ?ＳｅｒＬ?Ａｇ＇ｃ／．．?Ｒｘ?Ｆ〇ｅ＇??Ｃｏｒｅ?Ａｌｉｇｎ?ｐＨｙ?ＥＱ?Ｂｕｆｆｅｒ?Ｆｒａｍｅ??Ｎ??????＿－－丨—丨丨？广??图１．６确定性延迟的说明??Ｆｉｇｕｒｅ?１．６?Ｄｅｓｃｒｉｐｔｉｏｎ?ｏｆ?ｄｅｔｅｒｍｉｎｉｓｔｉｃ?ｄｅｌａｙ??２０１７?年?Ｙｕ?Ｗａｎｇ?等在《Ａｄｖａｎｃｅｓ?ｉｎ?Ｃｏｍｐｕｔｅｒ?Ｓｃｉｅｎｃｅ?Ｒｅｓｅａｒｃｈ》发表的??《Ｔｈｅ?Ｄｅｓｉｇｎ?ｏｆ?Ｈｉｇｈ?Ｓｐｅｅｄ?Ｄａｔａ?Ａｃｑｕｉｓｉｔｉｏｎ?Ｓｙｓｔｅｍ?Ｂａｓｅｄ?ｏｎ?ＪＥＳＤ２０４Ｂ》，??该设计基于经典的ＦＰＧＡ＋ＤＳＰ＋ＡＤＣ结构的数据采集系统，如图１．?７。高速ＡＤＣ是??基于ＪＥＳＤ２０４Ｂ接口的四层两通道的高速ＡＤＣ，可以满足高速采集、八通道高速??采样的要求。有效地解决了传统数据采集并行传输中的各种问题［１９］。??？?Ｋ??ｋ?－＾＿＿，??８?＼?ＡＤＣ?ＪＥＳＤ２０４Ｂ；?ＦＰＧＡ?■＊??？?ＤＳＰ??ｌ．Ｃｈ＾／?ｘ４??＿?ＳＫＩＰ?ｔ??ｌ?＾?ｔ?ｔ?ｊ?＇??ＰＸＡＳＨ?ＨＤＭＩ?
【参考文献】：
期刊论文
[1]基于JESD204B的高速波形产生FMC子板设计[J]. 陈照. 电子测试. 2019(18)
[2]基于JESD204B标准的多通道数据同步传输设计[J]. 王松明. 现代雷达. 2019(08)
[3]基于JESD204B协议的宽带ADC同步采集[J]. 赵丹,何帅,肖香彬. 信息记录材料. 2019(08)
[4]基于JESD204B的接收端数据链路层设计与实现[J]. 付东兵,焦阳,徐洋洋,邱雅倩,姚亚峰. 微电子学. 2019(04)
[5]基于JESD204B协议的并行加解扰电路[J]. 金东强,万书芹,陶建中,盛炜. 微电子学. 2019(04)
[6]基于JESD204B协议的ADC高速串行接口设计与实现[J]. 梁晨. 电子世界. 2019(10)
[7]JESD204B中的8B/10B编码器设计[J]. 何基,蒲杰,孙伟,杨鑫. 电子世界. 2019(02)
[8]JESD204B接收系统同步技术研究与实现[J]. 宛强,郭金翠,王巍,姚亚峰. 电子器件. 2018(06)
[9]基于FPGA实现JESD204B高速接口设计[J]. 曹鹏飞. 无线互联科技. 2018(23)
[10]基于JESD204B的高速串行数据收发接口设计[J]. 徐凤萍,龚至诚,王巍. 指挥控制与仿真. 2018(05)
硕士论文
[1]10GSPS任意波形合成模块硬件设计[D]. 李成.电子科技大学 2019
[2]JESD204B接口的研究与实现[D]. 赵佳.西安电子科技大学 2017
[3]基于UVM的AXI4总线协议接口IP验证的研究与实现[D]. 李兆斌.暨南大学 2017
[4]基于JESD204B的波形数字化数据读出方法研究[D]. 郑墁煜.中国科学技术大学 2017
[5]基于JESD204B协议的高速ADC应用与研究[D]. 王尹圣.成都理工大学 2017
[6]2.5GSPS数据转换模块的研制[D]. 赵俊勇.电子科技大学 2017
[7]基于UVM的SPI接口IP核的验证平台设计[D]. 吴星星.安徽大学 2016
[8]基于JESD204B标准的高速串行接口设计与实现[D]. 樊周华.西安电子科技大学 2016
[9]基于8b/10b编码技术的SerDes接口电路设计[D]. 李永乾.电子科技大学 2010
本文编号：3411186
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3411186.html
