纳米晶浮栅结构先进存储器的研究与模拟

发布时间：2021-09-29 08:19

　　随着集成电路工艺的发展和器件尺寸的不断缩小,传统浮栅存储器在器件在50nm以下工艺水平会遇到瓶颈效应,因而不能满足未来存储器的发展要求。纳米晶浮栅存储器固有的分布存储特性和纳米晶上出现的库仑阻塞效应,使其可以在更薄的隧穿氧化物条件下具有长时间保持特性。由于其具有低压、低功耗、体积小、可快速读写和更高的可靠性等优良品质,被认为是最有希望取代传统浮栅器件的新一代存储器结构。本文对纳米晶浮栅存储器的发展现状,基本工作原理,电荷注入机制,器件存储特性,可靠性,新型纳米晶、介质材料以及器件结构等方面做出了研究总结。建立了纳米晶浮栅存储器的物理模型,分别使用Athena和Atlas软件对工艺设计和器件进行了仿真,得出了适合的器件操作参数,证明了该模型的可操作性。在所建立的物理模型基础上,对影响器件性能的各种条件进行了研究,通过对比仿真结果来优化器件。主要研究和比较了不同的编程机制对器件阈值电压窗口、数据保持特性和耐受性等方面的异同,得出了用CHE优于FN电子隧穿编程机制的结论。设计了具有不同纳米晶密度、尺寸和分布的器件模型,研究了不同的器件结构对器件存储特性的影响。研究了存储器的主要阵列结构NOR... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：94 页

【学位级别】：硕士

【部分图文】：

K.Yano的单纳米岛存储器模型示意图

存储产生了十分重要的影响。制作过程如下：用各向异性腐蚀方法蚀刻出狭窄的硅沟压化学气相沉积方法在 2.4nm 厚的热氧化层上生长出多为半球状，平均尺寸为 8nm，密度为 2×1011cm2～4×1011nm。究陷阱的作用，一种样品在 430℃的氢气环境下退火，由少界面陷阱密度；另一种样品在 700℃的真空环境中退火密度。通过对不同样品的 C-V 特性的测试表明，纳米晶度与硅衬底和氧化层表面的界面态密度密切相关，界面越快。对这一现象的一个简单而合理的解释是：如图 3-3电荷被存储在深能级陷阱中心，电荷的丢失过程是一个和硅衬底的界面陷阱的直接的隧穿过程（过程②），而不程（过程①+③）。所以可以判断，数量较少的界面态可因此增长数据保持时间。

图 3-4 锗/硅纳米结构浮栅存储器结构示意图模型高器件的性能，设计师们还提出了一系列新型器件结结构的纳米晶存储器，具有良好的性能，同时为电压能[34]，如图 3-5 所示。Top GateSource BOXBottom Gate(a) 分裂栅结构 (b) 双栅结构


本文编号：3413379