一种改进的SRAM随机故障注入技术

发布时间：2021-10-08 07:20

　　针对传统静态随机存储器缺乏有效的故障注入这一技术问题,文中提出了一种基于阻抗性开路故障的随机故障注入技术。该技术针对阻抗性开路故障的故障机理特点以及其故障表现形式,使用Perl语言提取故障节点,在电路中随机选取多个节点并注入阻值随机电阻,使存储单元电路随机产生阻抗性开路故障。文中首先通过HSIM仿真验证了随机故障注入技术的随机性以及有效性,并基于该方法通过HSIM+VCS混合仿真平台得到March C算法对阻抗性开路缺陷的故障覆盖率为87.8%。 

【文章来源】：南京邮电大学学报(自然科学版). 2020,40(04)北大核心

【文章页数】：6 页

【部分图文】：

固定0故障表现

固定1故障表现

阻抗性开路故障是指由于当前制造技术或目前正在开发的制造技术中存在阻抗性开路缺陷,从而不可避免出现的制造故障,即电路互连内部的连接性能下降。阻抗性开路故障是一种不完善的电路连接,可以模拟为两个电路节点之间存在缺陷电阻[8]。阻抗性开路故障不会立即导致功能故障,但会出现延迟故障。阻抗开路故障在不同节点会有不同的表现形式,图3(a)根据阻抗性开路故障的故障机理在其中一处电路节点处插入电阻示意图;图3(b)为在该处节点插入电阻模仿阻抗性开路故障后的仿真波形。如图3所示,读1写1时,输出端Q正常跳变,控制写操作信号波形正常跳变,读0写0时,输出端Q不发生跳变,一直为1,电路出现从1转换到0的功能故障。2 随机故障注入技术

【参考文献】：
期刊论文
[1]基于March C+算法的SRAM BIST设计[J]. 张志超,侯立刚,吴武臣.  现代电子技术. 2011(10)



本文编号：3423687