X微处理器总线接口单元的设计及验证

发布时间：2021-10-09 07:55

　　从Intel 8086微处理器到主频超过3GHz的Pentium 4处理器,处理器的速度快速提高,主存与外设的访问速度却没能同步地增长,而且二者之间的速度差距越来越大。作为处理器与片外存储器或外部设备进行数据交换的唯一通路,总线接口单元直接影响着处理器的性能发挥。研究和设计高性能的总线接口单元,对于高性能微处理器的研制具有重要的意义。本课题研究的主要内容和成果包括以下几个方面:1.根据X微处理器的总体设计要求,定义了X微处理器的总线接口协议;2.根据定义的总线接口协议,提出了一种高性能的总线接口的结构,并进行了详细的设计和分析,达到了设计要求;3.对总线协议进行了建模,并且以p-bus总线协议为核心建立了系统级验证平台;4.在系统平台上,对总线接口单元做了全面的系统级验证。结果表明,总线接口单元完全满足X微处理器的需要。本文对总线协议的研究成果与X微处理器总线部件的实现,对于提高我们拥有自主知识产权的通用微处理器的性能,具有重要的现实意义,对于探索下一代高性能处理器总线协议也具有较好的参考价值。X微处理器已经投片成功,完全满足了设计指标要求,也证明了作为其中一部分的总线接口单元的正确性... 

【文章来源】：国防科技大学湖南省 211工程院校 985工程院校

【文章页数】：103 页

【学位级别】：硕士

【部分图文】：

X微处理器总线接口单元存储子系统一直是制约处理器性能的瓶颈，总线系统作为存储子系统中的一

增加缓冲区。通过设计错误检测模块来保证处理器的正确运行，增加可靠性。为了维持片内Cache的连贯性，总线接口还配备了总线监视功能设施。图4.1为总线接口单元的总体结构图，这些功能单元构成了总线接口单元的主体，承担着内部Cache与总线的全部接口任务。系统总线一l!…刃州…门霭川川州口图4.1总线接口单元总体结构图4.2总线状态机的转换条件设计从前一章我们知道，状态的转换条件有4个:1、请求挂起;2、最后一个BRDY#;3、NA#有效;4、需要一个休止时钟。在这一章将具体介绍这四个转换条件的逻第38页

国防科学技术大学研究生院工程硕士学位论文低时，该行在片内完成写修改并进入E态，并启动一个存储写写直达周期更新存储器。4)当CPU译码到FO指令时，启动数据请求总线信号5)当数据Cache中的脏行需要置换时处理器发出写回请求信号。6)当查询周期命中数据Cache中的修改行时发出写回请求信号。7)当内部监听命中数据Cache中的修改行发出写回请求信号。8)当FLUSH#引脚有效发出写回请求信号。9)当执行WBINVD指令发出写回请求信号。

【参考文献】：
硕士论文
[1]X处理器总线的关键技术研究与实现[D]. 张明.国防科学技术大学 2004



本文编号：3425956