基于VPX的嵌入式信息处理设备的研制
发布时间：2021-10-20 15:48
随着半导体与硬件电路技术的不断发展,基于DSP处理器阵列的并行信息处理系统已经广泛应用于国防、工业、生物、通信等领域,信息处理设备则越来越向小型化、通用化、高能效的方向发展。在面对不同的应用领域,针对不同特点的信息类型时,系统可以根据具体应用场景,实现计算资源最优化的分配以及网络最优化架构。这就要求图像处理系统在运算能力强的同时,还需具备灵活高效的数据交互架构以及完善的系统管理控制机制。本文设计了一种基于VPX标准的DSP阵列式综合信息处理设备,该系统采用6片TMS320C6678实现系统峰值1.5TFLOPS或3.0TMACPS计算能力。系统内部各个计算节点（DSP）、接口节点（FPGA）与主控节点（SoC）之间互联是通过以SRIO交换芯片为核心的单星型网络实现的。系统内各个计算节点的SRIO端口具有端口带宽适应功能,较业界现有解决方案具有更高的灵活性与兼容性。本文还提出了Layer-2千兆以太网交换在VPX系统中的设计方法。系统内部采用千兆以太网来实现辅助数据传输、在线引导以及系统监控等功能。采用Layer-2层数据通信,较现有解决方案具有简化的硬件电路组成,更小的PCB布局空间以...
【文章来源】：北京工业大学北京市 211工程院校
【文章页数】：121 页
【学位级别】：硕士
【部分图文】：
系统架构框图
标准 VPX 系统支持四线制系统管[3:0]可以根据系统功能要求分配为 I2C、SMBUS 或展区域方面，拓展功能是标准 VPX 的选配功能。可系统内部加入一些闭环调试接口或预留一些 IO 用于实现基本功能的前提下，还要提供符合 VPX 标准规IO 网络架构设计口协议选择网络拓扑更加灵活的SRIO作为系统内部要的数据传输和在线加载的程序下发功能。SRIO 在RIO Specification 2.0 标准为主[10]，包括 Ti Keysto SoC、IDT SRIO 交换芯片与 PCI-E 桥芯片均支持 S为三层，包括物理层、通用传输层与逻辑层[11]，如下
卡和三块双片 DSP 信息处理板卡。系统 SRIO 端口及带宽需求与分配如下表：表 2-1 各个板卡 SRIO 端口分配Table 2-1 Each board SRIO port assignment板卡名称 SRIO 端口数量 SRIO 端口带宽 通道速率双片 DSP 信息处理板 2、4、6 X4、X2、X2 和 X1 5GbpsCPU 系统监测板卡 1 X4 5Gbps预留接口板卡 1 X2 5Gbps预留接口板卡 1 X1 5Gbps预留接口板卡 1 X1 5Gbps背板预留了接口板卡槽位与混合信号信息处理板卡的槽位，可根据不同应用场景添加对应的接口板卡或混合信号（射频、模拟）基带信息处理板卡。系统整体的网络架构如下图：
【参考文献】：
期刊论文
[1]基于TSI721的PCIe to SRIO桥电路设计与实现[J]. 王浩宇. 信息通信. 2018(01)
[2]基于DDR3高速电路拓扑结构的优化与仿真[J]. 孙静,黄文清. 计算机应用与软件. 2017(02)
[3]用传输线的互容与互感来研究串扰[J]. 靳皓,刘源,常若葵. 电子技术与软件工程. 2014(19)
[4]基于CPS1848的SRIO总线交换模块设计[J]. 马友科. 无线电工程. 2014(10)
[5]高速背板互连的信号完整性仿真方法[J]. 孔繁,盛卫星,马晓峰,韩玉兵. 系统工程与电子技术. 2014(10)
[6]高速信号过孔对信号影响因素研究[J]. 余凯,胡新星,刘丰,华炎生. 印制电路信息. 2014(06)
[7]过孔多余短柱对信号完整性的影响[J]. 王红飞,陈蓓. 印制电路信息. 2013(04)
[8]过孔阻抗控制及其对信号完整性的影响[J]. 王红飞,李志东,乔书晓. 印制电路信息. 2012(04)
[9]高速互连设计中耦合微带线间的串扰分析[J]. 刘永勤. 河南科学. 2010(05)
[10]高速PCB电源完整性研究[J]. 白同云. 中国电子科学研究院学报. 2006(01)
硕士论文
[1]动态可重构图像处理机背板与交换系统研制[D]. 张重阳.北京工业大学 2016
[2]基于TMS320C6678的32核DSP阵列处理板设计及实现[D]. 何刚.电子科技大学 2016
[3]基于JTAG的多核DSP调试系统的研究与实现[D]. 姚文星.中国民航大学 2014
[4]RapidIO协议在图像处理系统中的应用研究[D]. 宁赛男.中国科学院研究生院(长春光学精密机械与物理研究所) 2013
[5]高速通信背板信号完整性和电磁兼容研究[D]. 张键洋.中南大学 2013
[6]高速数模混合电路信号完整性分析与PCB设计[D]. 李小荣.杭州电子科技大学 2010
本文编号：3447179
【文章来源】：北京工业大学北京市 211工程院校
【文章页数】：121 页
【学位级别】：硕士
【部分图文】：
系统架构框图
标准 VPX 系统支持四线制系统管[3:0]可以根据系统功能要求分配为 I2C、SMBUS 或展区域方面，拓展功能是标准 VPX 的选配功能。可系统内部加入一些闭环调试接口或预留一些 IO 用于实现基本功能的前提下，还要提供符合 VPX 标准规IO 网络架构设计口协议选择网络拓扑更加灵活的SRIO作为系统内部要的数据传输和在线加载的程序下发功能。SRIO 在RIO Specification 2.0 标准为主[10]，包括 Ti Keysto SoC、IDT SRIO 交换芯片与 PCI-E 桥芯片均支持 S为三层，包括物理层、通用传输层与逻辑层[11]，如下
卡和三块双片 DSP 信息处理板卡。系统 SRIO 端口及带宽需求与分配如下表：表 2-1 各个板卡 SRIO 端口分配Table 2-1 Each board SRIO port assignment板卡名称 SRIO 端口数量 SRIO 端口带宽 通道速率双片 DSP 信息处理板 2、4、6 X4、X2、X2 和 X1 5GbpsCPU 系统监测板卡 1 X4 5Gbps预留接口板卡 1 X2 5Gbps预留接口板卡 1 X1 5Gbps预留接口板卡 1 X1 5Gbps背板预留了接口板卡槽位与混合信号信息处理板卡的槽位，可根据不同应用场景添加对应的接口板卡或混合信号（射频、模拟）基带信息处理板卡。系统整体的网络架构如下图：
【参考文献】：
期刊论文
[1]基于TSI721的PCIe to SRIO桥电路设计与实现[J]. 王浩宇. 信息通信. 2018(01)
[2]基于DDR3高速电路拓扑结构的优化与仿真[J]. 孙静,黄文清. 计算机应用与软件. 2017(02)
[3]用传输线的互容与互感来研究串扰[J]. 靳皓,刘源,常若葵. 电子技术与软件工程. 2014(19)
[4]基于CPS1848的SRIO总线交换模块设计[J]. 马友科. 无线电工程. 2014(10)
[5]高速背板互连的信号完整性仿真方法[J]. 孔繁,盛卫星,马晓峰,韩玉兵. 系统工程与电子技术. 2014(10)
[6]高速信号过孔对信号影响因素研究[J]. 余凯,胡新星,刘丰,华炎生. 印制电路信息. 2014(06)
[7]过孔多余短柱对信号完整性的影响[J]. 王红飞,陈蓓. 印制电路信息. 2013(04)
[8]过孔阻抗控制及其对信号完整性的影响[J]. 王红飞,李志东,乔书晓. 印制电路信息. 2012(04)
[9]高速互连设计中耦合微带线间的串扰分析[J]. 刘永勤. 河南科学. 2010(05)
[10]高速PCB电源完整性研究[J]. 白同云. 中国电子科学研究院学报. 2006(01)
硕士论文
[1]动态可重构图像处理机背板与交换系统研制[D]. 张重阳.北京工业大学 2016
[2]基于TMS320C6678的32核DSP阵列处理板设计及实现[D]. 何刚.电子科技大学 2016
[3]基于JTAG的多核DSP调试系统的研究与实现[D]. 姚文星.中国民航大学 2014
[4]RapidIO协议在图像处理系统中的应用研究[D]. 宁赛男.中国科学院研究生院(长春光学精密机械与物理研究所) 2013
[5]高速通信背板信号完整性和电磁兼容研究[D]. 张键洋.中南大学 2013
[6]高速数模混合电路信号完整性分析与PCB设计[D]. 李小荣.杭州电子科技大学 2010
本文编号：3447179
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3447179.html
