基于FPGA的DDR2 SDRAM UDIMM内存故障注入工具的设计
发布时间：2021-11-18 06:44
目前,我国正在大规模地投入进行高端容错计算机系统的研制。高端容错计算机除具有高性能、极强的事务处理能力外,还要保证具有极高的可用性,可以长期提供高速、稳定的服务。因此,在保证系统的高性能事务处理能力的前提下,系统容错设计策略、容错机制的有效性至关重要,是保证系统可用性的前提条件,必须经过评测得到验证。故障注入是评测计算机系统容错机制的最有效方法。然而,传统的管脚级硬件故障注入工具通常只针对低速的或专用的计算机系统,显然已经不能适应高速的、通用的高端容错计算机。因此,面向高性能的高速故障注入工具必须得到研究,为高端容错计算机系统提供评测服务。针对传统管脚级硬件故障注入工具的缺点及高端容错服务器可用性评测的要求,本文首先探讨了截获高速DDR2内存数据的关键技术,并基于这些关键技术尝试设计并仿真验证了一款DDR2内存故障注入工具。该DDR2内存故障注入工具通用性较好,可以针对众多使用DDR2内存的计算机系统进行故障注入试验;同时,在试验的过程中不必降低目标计算机系统的运行速度。该DDR2内存故障注入工具可以对数据总线注入固定0、固定1、翻转等多种类型故障,可以通过设置多个时间参数来模拟永久故...
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：76 页
【学位级别】：硕士
【部分图文】：
故障注入技术的分类硬件实现的故障注入和软件实现的故障注入在不发生混淆的情况下，也可
图 2-4 DDR2 内存各DR2 内存的控制命令与状态R2 内存的管脚主要可以分电源/接地线，共四类。控制信号线单向传输，AS、CS、WE、A10。这 5 个控制信具体如表 2-2 所示。表 2-2 DDR2 内存的主名称 功能 d) Mode Register Set 设置(扩展)模式寄存Bank Active 打开一个 Bank Write 写 ith Auto Precharge 带自动预充电的写Read 读 ith Auto Precharge 带自动预充电的读
图 2-5 简化的 DDR2 状态图2.3.3 DDR2 内存的主要时序对于 DDR2 内存来说，进行任何读或写操作之前，必须使用 Bank Active命令并给出行地址将指定的行打开，并经过时间 tRCD 后才可以发送 READ 或WRITE 操作，如图 2-6 所示。任意两个 Bank Active 命令之间必须至少间隔时- 17 -
本文编号：3502415
【文章来源】：哈尔滨工业大学黑龙江省 211工程院校 985工程院校
【文章页数】：76 页
【学位级别】：硕士
【部分图文】：
故障注入技术的分类硬件实现的故障注入和软件实现的故障注入在不发生混淆的情况下，也可
图 2-4 DDR2 内存各DR2 内存的控制命令与状态R2 内存的管脚主要可以分电源/接地线，共四类。控制信号线单向传输，AS、CS、WE、A10。这 5 个控制信具体如表 2-2 所示。表 2-2 DDR2 内存的主名称 功能 d) Mode Register Set 设置(扩展)模式寄存Bank Active 打开一个 Bank Write 写 ith Auto Precharge 带自动预充电的写Read 读 ith Auto Precharge 带自动预充电的读
图 2-5 简化的 DDR2 状态图2.3.3 DDR2 内存的主要时序对于 DDR2 内存来说，进行任何读或写操作之前，必须使用 Bank Active命令并给出行地址将指定的行打开，并经过时间 tRCD 后才可以发送 READ 或WRITE 操作，如图 2-6 所示。任意两个 Bank Active 命令之间必须至少间隔时- 17 -
本文编号：3502415
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3502415.html
