高速低功耗先入先出存储器电路设计与版图实现

发布时间：2021-11-18 10:22

　　现代IC设计中一个不可避免的问题是,在系统与系统以及系统与外同芯片通信的设计中会出现多时钟域的情况,而采用异步先入先出（FIFO）存储器来满足系统间高速数据传输的要求,不失为一种简单、快捷的解决方案。因此,FIFO存储器被广泛应用于高速数据采集、多处理器接口、通信中高速缓存等应用领域。目前,国内对于SRAM存储器的研究工作相对落后,作为特殊SRAM的FIFO存储器,关于其设计成果的报道较少,但也能看到研制出小容量（256×9bit）异步FIFO存储器的相关报道,对于更大容量及高速低功耗FIFO存储器芯片的研究成果报道则更少。本论文详细论述了高速低功耗异步4k×9bit FIFO存储器的设计和实现方法。同时,为了实现FIFO存储器的高速低功耗以及适应新的工艺要求,对原芯片RAM阵列模块进行了重新设计,因此论文着重研究了RAM阵列模块,包括存储单元和灵敏放大器的设计。论文首先介绍了半导体存储器的分类和SRAM的发展,并对集成电路低功耗设计的必要性和设计方法进行了概述,随后论文分析了FIFO存储器的基本结构,并对FIFO存储器各模块及电路做了简要介绍,紧接着从系统结构方面讨论了FIFO存储器... 

【文章来源】：电子科技大学四川省 211工程院校 985工程院校 教育部直属院校

【文章页数】：75 页

【学位级别】：硕士

【部分图文】：

唯dSRAM存储器芯片[’刁

【参考文献】：
期刊论文
[1]一种新型灵敏放大器的设计[J]. 高宁,施亮,于宗光.  电子与封装. 2007(06)
[2]异步时钟亚稳态及FIFO标志位的产生[J]. 徐世伟,刘严严,刘红侠.  电子技术应用. 2006(11)
[3]新型MRAM存储器存取核心技术的研究[J]. 杨小宝,朱志祥,程远征.  新技术新工艺. 2006(04)
[4]FIFO缓冲存储器的结构及应用[J]. 陈征.  汕头大学学报(自然科学版). 1998(01)



本文编号：3502727