低功耗高稳定性八管SRAM单元电路设计

发布时间：2021-11-26 03:27

　　随着MOS制造工艺的不断进步,晶体管的尺寸变得越来越小,SRAM存储单元电路对制造工艺的偏差越来越敏感,其性能也就越来越不稳定。由于低功耗的性能要求,低电源电压技术也被应用到SRAM单元电路设计中。然而,低的电源电压会导致SRAM存储单元电路的静态噪声余量（SNM）进一步的降低,也即稳定性更差。功耗的增大也是SRAM技术发展的一个难题。据ITRS（国际半导体技术发展路线图）预测,在嵌入式存储器当中,SRAM存储单元阵列将占到所有晶体管数目的一大半。由于SRAM单元数目的巨大以及漏电流（Leakage Power）的不断增大,SRAM单元阵列的功耗偏大问题也变得越来越突出。传统的SRAM存储单元采用的是六管的结构,其读操作采用的是直接存取机理。在读操作过程中,数据存储点通过存取晶体管直接与位线（Bit-line）相接,由于分压和外部噪声的影响,存储的数据很不稳定,也就是读操作的破坏。改良型的七管SRAM结构特别针对六管SRAM读操作破坏的问题,采用数据存储点与位线分离的方法,消除了电压分压以及外部噪声的问题,其稳定性得到显著提升。但是,由于只有一个存取NMOS管用于写操作,加上阈值电压损... 

【文章来源】：西安电子科技大学陕西省 211工程院校 教育部直属院校

【文章页数】：75 页

【学位级别】：硕士

【部分图文】：

典型SRAM存储单元电路结构

SRAM读操作时序[2]

SRAM写操作时序[2]

【参考文献】：
硕士论文
[1]低电压CMOS静态随机存储器的研究与设计[D]. 赖科.深圳大学 2019
[2]CMOS集成电路SRAM存储单元抗辐射加固设计研究[D]. 李雪健.合肥工业大学 2019
[3]具备独立三栅结构的新型FinFET器件及其SRAM应用研究[D]. 刘程晟.华东师范大学 2018
[4]FinFET工艺涨落分析及其对相关电路的影响研究[D]. 张珅.清华大学 2018
[5]应用于Cache的65nm高速SRAM设计[D]. 胡玉青.苏州大学 2016
[6]四字突发QDR SRAM物理传输通路模块的设计研究[D]. 胡晓旭.国防科学技术大学 2016
[7]一种低功耗高稳定的九管SRAM单元设计[D]. 丁辉.安徽大学 2015
[8]基于六管存储单元的高可靠性SRAM设计[D]. 周月琳.北京工业大学 2015
[9]嵌入式SRAM编译器设计与IP验证[D]. 刘晓庆.安徽大学 2014
[10]一种工作在亚阈值条件下的低功耗九管SRAM单元的设计[D]. 陈愿.安徽大学 2014



本文编号：3519309