基于NAND FLASH阵列的数据存储技术研究

发布时间：2021-12-31 16:19

　　高速存储系统在动态信号测试等领域有着广泛地应。NAND FLASH作为一种非易失性存储介质,它以半导体作为记忆载体,比传统的存储设备更能承受温度的变化、机械的振动和冲击,可靠性更高,易于实现高速度、低功耗的存储系统,是解决大容量存储技术的理想方案。目前基于NAND FLASH阵列存储器的大容量、高速存储技术已经成为存储系统的一个研究热点。课题针对动态信号测试中多通道数据记录的需求,提出一种数据存储技术解决方案,设计了基于NAND FLASH阵列流水线存储的大容量高速数据存储系统。文章首先介绍FLASH阵列式存储的原理,进而提出存储系统总体的设计方案,并阐述了系统中的高速缓存、数据传输与控制以及软件的实现方式;接着从系统软硬件两方面的具体实现过程上,重点分析了提高存储速度、减小FIFO缓存容量等关键技术途径,并设计了专门的DMA控制器,将FIFO缓存器的数据直接存储到NAND FLASH阵列中。DMA控制器设计中采用了在不同的FLASH存储器之间切换的流水线编程操作,实现了在使用少量的FIFO的条件下达到高速存储的设计目标。系统采用Xilinx FPGA实现了整个存储系统,在50MHz主... 

【文章来源】：中北大学山西省

【文章页数】：67 页

【学位级别】：硕士

【部分图文】：

SOPC系统组件面板上图所示系统组件包含了MicroBlaze处理器、系统总线IP、中断控制器、用户设计

中北大学学位论文3.2.4 数据存储模块 DMA 控制器设计本系统要求进行高速数据连续存储，所以平均存储速度是首要考虑的指标。最直接的体现就是要使FLASH存储速度提高。系统设计的DMA控制器就是为高速存储提供的一个解决方案，使用VHDL语言设计DMA控制器来完成对FLASH的编程以及流水线操作过程。FLASH存储器编程时序图如图3.7所示。

D=123300ns，由此可以计算出传输数据的平均速度为16.6MB/S。具体时序图如图3.9所示，通道0是地址FIFO读信号，通道1是FLASH写信号，通道 2 是 FLASH 地址锁存信号，通道 3 是 FLASH 命令锁存信号。

【参考文献】：
期刊论文
[1]基于Flash的大容量高速数据记录仪设计[J]. 孙建,苏中,黄倩.  微计算机信息. 2010(26)
[2]Flash存储技术[J]. 郑文静,李明强,舒继武.  计算机研究与发展. 2010(04)
[3]基于DMA的并行数字信号高速采集系统[J]. 王俊,郑焱,王红,杨士元.  电子技术应用. 2010(03)
[4]USB接口的RS485信号模拟器设计[J]. 肖峰,刘明.  单片机与嵌入式系统应用. 2009(06)
[5]NAND Flash在大容量存储技术中的应用[J]. 陈国,高杨.  航空计算技术. 2009(02)
[6]基于Microblaze的LCD控制器的设计[J]. 林培杰.  光电技术应用. 2008(05)
[7]Flash在存储测试系统中的应用[J]. 瞿杨霞,张志杰,杜红棉.  微计算机信息. 2008(08)
[8]基于SOPC高密度固态存储系统的研究与实现[J]. 李敏杰,李云飞,郭永飞.  微计算机信息. 2007(05)
[9]NAND型Flash在大容量存储回放系统中的应用[J]. 谢民,高梅国,王超.  电子技术应用. 2006(04)
[10]基于FPGA的多通道数据采集与存储系统设计[J]. 夏辉达,刘文怡,翟成瑞,熊继军.  弹箭与制导学报. 2006(S3)

硕士论文
[1]无线分布式测试系统中测试节点的数据存储技术研究[D]. 李鑫旺.中北大学 2010
[2]基于Xilinx FPGA的机电系统智能控制器设计及应用[D]. 李宁.山东大学 2010
[3]基于FLASH的高速图像采集存储系统[D]. 刘瑞.中国科学技术大学 2009
[4]多通道高速数据采集及大容量存储系统设计[D]. 李永丽.西安电子科技大学 2009
[5]高速大容量数据存储系统的研究[D]. 周秀娟.上海交通大学 2008
[6]基于SOPC技术的雷达信号采集处理传输[D]. 黄建松.南京信息工程大学 2008
[7]高速实时FLASH阵列数据采集系统研究与实现[D]. 吴鹏.南京理工大学 2007
[8]基于SOPC的嵌入式系统的设计[D]. 刘仁伟.电子科技大学 2007
[9]一种高速数据采集及存储系统的研究[D]. 何维.西北工业大学 2007
[10]基于FPGA的数据采集系统的SOPC实现[D]. 张海峰.郑州大学 2005



本文编号：3560577