带中断系统的五级流水线CPU设计

发布时间：2017-05-12 13:14

  本文关键词：带中断系统的五级流水线CPU设计，由笔耕文化传播整理发布。

【摘要】：中央处理器广义上指一系列可以执行复杂的计算机程序的逻辑机器。这个空泛的定义很容易地将在“CPU”这个名称被普遍使用,之前的早期计算机也包括在内。无论如何,至少从20世纪60年代早期开始(Weik 1961),这个名称及其缩写已开始在电子计算机产业中得到广泛应用。尽管与早期相比,“中央处理器”在物理形态、设计制造和具体任务的执行上有了戏剧性的发展,但是其基本的操作原理一直没有改变。早期的中央处理器通常是为大型及特定应用的计算机而定制。但是,这种昂.贵的为特定应用定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代,随着集成电路的出现而加速。IC使得更为复杂的CPU可以在很小的空间中设计和制造(在微米的量级)。CPU的标准化和小型化都使得这一类数字设备在现代生活中的出现频率远远超过有限应用专用的计算机。现代微处理器出现在包括从汽车到手机到儿童玩具在内的各种物品中。论文首先介绍了中央处理器发展的历史,以及本文设计的研究背景,并在此基础上着重介绍了精简指令RISC CPU的结构以及基于RISC结构的MIPS CPU的有关背景资料,为论文后续的设计做好铺垫。接着详细介绍了一款基于MIPS指令集的5级流水线CPU的设计。本CPU主要包括流水线模块,控制模块,中断处理模块,以及ROM和RAM模块。本文成功解决了流水线设计中的数据相关以及控制相关问题,并为精确中断和异常处理设计了相应的电路。最后使用EDA验证软件Modelsim对设计进行了功能仿真和门级仿真,并将设计下载到了基于Altera Cyclone4 FPGA的开发板上进行了验证。验证结果表明本设计能实现所有功能。
【关键词】：CPU MIPS 流水线 中断
【学位授予单位】：广东工业大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP332
【目录】：

• 摘要4-5
• ABSTRACT5-12
• 第一章 绪论12-18
• 1.1 研究背景12-14
• 1.2 国内外xO究现状14-16
• 1.3 主要研究内容16-17
• 1.4 论文结构17-18
• 第二章 开发平台与MIPS体系结构18-28
• 2.1 CPU设计与实现的相关技术18-23
• 2.1.1 硬件描述语言18-20
• 2.1.1.1 硬件描述语言的概述18-19
• 2.1.1.2 硬件描述语言的结构19
• 2.1.1.3 硬件描述语言开发流程19-20
• 2.1.1.4 硬件描述语言的发展20
• 2.1.2 开发软件简介20-21
• 2.1.2.1 QuartusⅡ20
• 2.1.2.2 Modelsim20-21
• 2.1.3 FPGA设计与验证技术21-23
• 2.2 MIPS体系结构23-28
• 2.2.1. MIPS经典五级流水线23-24
• 2.2.2. MIPS的寄存器24-25
• 2.2.3. MIPS的协处理器25-26
• 2.2.4. MIPS指令集26-28
• 第三章 流水线设计28-42
• 3.1 流水线的基本概念28
• 3.2 流水线各级的设计28-34
• 3.2.1 取指令IF级的设计28-29
• 3.2.2 指令译码ID级的设计29-31
• 3.2.3 指令执行EXE级的设计31-32
• 3.2.4 存储器访问MEM级的设计32-33
• 3.2.5 结果写回WB级的设计33-34
• 3.3 流水线冒险问题的解决34-42
• 3.3.1 数据冒险34-38
• 3.3.2 控制冒险38-40
• 3.3.3 结构冒险40-42
• 第四章 异常和中断处理电路设计42-48
• 4.1 MIPS的异常和中断处理原理42-43
• 4.1.1 异常、中断和精确中断42
• 4.1.2 MIPS的异常和中断处理42-43
• 4.2 流水线CPU精确异常和中断处理电路实现43-48
• 4.2.1 异常事件和中断的种类以及相关的寄存器43-44
• 4.2.2 流水线CPU的精确中断响应过程44-46
• 4.2.3 流水线CPU的精确异常处理46-48
• 第五章 CPU功能验证48-54
• 5.1 流水线电路验证49-53
• 5.1.1 IF阶段49
• 5.1.2 ID阶段49-51
• 5.1.3 EXE阶段51-52
• 5.1.4 MEM阶段52
• 5.1.5 WB阶段52
• 5.1.6 流水线整体验证52-53
• 5.2 中断和异常电路验证53-54
• 结论54-55
• 参考文献55-59
• 致谢59-60
• 附录A 流水线测试程序60
• 附录B 中断和异常验证程序60-61

【参考文献】

中国期刊全文数据库 前1条

1 王绍坤;;基于FPGA的五级流水线CPU[J];计算机系统应用;2015年03期

  本文关键词：带中断系统的五级流水线CPU设计，由笔耕文化传播整理发布。

，

本文编号：359876