FFT处理器的设计与芯片化研究
发布时间：2022-02-10 02:41
雷达收发机下行链路通过变频后,中频信号需要进一步数字化,以便进行解析距离、速度、角度等信息,本文针对雷达接收机中频信号进行处理,完成256点FFT处理器的ASIC设计。通过研究几种典型FFT算法,本文选择基-4算法和流水型架构进行处理器的实现。整个系统包括控制单元、地址产生单元、数据存取单元、蝶形运算单元、旋转因子存储单元、倒位序单元以及取模单元。数据格式为:输入12bit的ADC采样数据,输出12bit的求模值的结果,中间的数据位宽为24位,最高位符号位,15位的整数部分,8位的小数部分。本设计利用SRAM存储输入输出数据以及中间经过蝶形运算的中间数据,旋转因子采用了查找表的方式。蝶形单元采用Booth编码、4:2压缩器以及超前进位加法器,最后采用了改进的复数乘法器的架构。通过Matlab、Modelsim以及VCS相结合的方式,不仅算法级得到验证,在硬件设计和物理实现过程也验证了电路功能的正确性。FFT处理器的物理实现是基于180nm 1P6M的工艺,综合阶段基于Synopsys的工具DC完成,可工作在100MHZ频率下,得到门级网表后通过了网表仿真。后端设计基于cadence的I...
【文章来源】：电子科技大学四川省211工程院校985工程院校教育部直属院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
MATLAB自带函数仿真结果
第三章FFT处理器的设计与实现17图3-3本设计FFT算法仿真结果图3-2和图3-3是通过MATLAB自带的FFT函数和自己设计的FFT处理器的架构进行算法级的验证，其中，某个在150MHZ附近的采样点幅值大约为0.24，某个在300MHZ附近的采样点幅值大约为0.2。误差率（这里的误差率扩大了100倍）如图3-4所示。图3-4对比误差结果上图中在150MHZ和300MHZ附近的误差率都在0.002左右，本次FFT处理器在算法级的验证还是比较成功的。3.2蝶形运算单元本文在系统架构上采用了流水线结构，每一级都用了一个蝶形运算单元，下面我们讨论蝶形运算单元的设计关键点。
第三章FFT处理器的设计与实现17图3-3本设计FFT算法仿真结果图3-2和图3-3是通过MATLAB自带的FFT函数和自己设计的FFT处理器的架构进行算法级的验证，其中，某个在150MHZ附近的采样点幅值大约为0.24，某个在300MHZ附近的采样点幅值大约为0.2。误差率（这里的误差率扩大了100倍）如图3-4所示。图3-4对比误差结果上图中在150MHZ和300MHZ附近的误差率都在0.002左右，本次FFT处理器在算法级的验证还是比较成功的。3.2蝶形运算单元本文在系统架构上采用了流水线结构，每一级都用了一个蝶形运算单元，下面我们讨论蝶形运算单元的设计关键点。
【参考文献】：
期刊论文
[1]浅析FFT算法中对称关系[J]. 李艳凤,陈后金,胡健. 电气电子教学学报. 2017(05)
[2]基于FPGA DFT算法IP核的设计与实现[J]. 吴超. 电脑知识与技术. 2014(20)
[3]基于FPGA的1024点快速傅里叶处理器设计[J]. 朱立忠. 沈阳理工大学学报. 2010(02)
博士论文
[1]OFDM系统均衡器设计优化及VLSI实现[D]. 钟伟.哈尔滨工业大学 2007
硕士论文
[1]低功耗浮点FFT处理器设计[D]. 杨琳琳.哈尔滨工业大学 2017
[2]2048点复数FFT的ASIC设计与实现[D]. 吴明明.北京理工大学 2016
[3]面向FFT算法的并行存储结构研究与设计[D]. 杨超.国防科学技术大学 2015
[4]FFT ASIC的物理设计与物理验证[D]. 谢马迥.华中科技大学 2015
[5]FPGA核心电路CLB的设计与研究[D]. 张健.西安电子科技大学 2015
[6]基-4FFT处理器的设计与物理实现[D]. 付荣.西安电子科技大学 2014
[7]并行FFT处理器的设计与实现[D]. 申彦娇.西安电子科技大学 2014
[8]基于并行结构的FFT算法的软硬件设计与实现[D]. 丁顺英.哈尔滨工业大学 2013
[9]DPSK信号的全光数字逻辑运算研究[D]. 何昊.华中科技大学 2012
[10]高清—数字视频展台芯片的研究与设计[D]. 顾勇.电子科技大学 2012
本文编号：3618103
【文章来源】：电子科技大学四川省211工程院校985工程院校教育部直属院校
【文章页数】：67 页
【学位级别】：硕士
【部分图文】：
MATLAB自带函数仿真结果
第三章FFT处理器的设计与实现17图3-3本设计FFT算法仿真结果图3-2和图3-3是通过MATLAB自带的FFT函数和自己设计的FFT处理器的架构进行算法级的验证，其中，某个在150MHZ附近的采样点幅值大约为0.24，某个在300MHZ附近的采样点幅值大约为0.2。误差率（这里的误差率扩大了100倍）如图3-4所示。图3-4对比误差结果上图中在150MHZ和300MHZ附近的误差率都在0.002左右，本次FFT处理器在算法级的验证还是比较成功的。3.2蝶形运算单元本文在系统架构上采用了流水线结构，每一级都用了一个蝶形运算单元，下面我们讨论蝶形运算单元的设计关键点。
第三章FFT处理器的设计与实现17图3-3本设计FFT算法仿真结果图3-2和图3-3是通过MATLAB自带的FFT函数和自己设计的FFT处理器的架构进行算法级的验证，其中，某个在150MHZ附近的采样点幅值大约为0.24，某个在300MHZ附近的采样点幅值大约为0.2。误差率（这里的误差率扩大了100倍）如图3-4所示。图3-4对比误差结果上图中在150MHZ和300MHZ附近的误差率都在0.002左右，本次FFT处理器在算法级的验证还是比较成功的。3.2蝶形运算单元本文在系统架构上采用了流水线结构，每一级都用了一个蝶形运算单元，下面我们讨论蝶形运算单元的设计关键点。
【参考文献】：
期刊论文
[1]浅析FFT算法中对称关系[J]. 李艳凤,陈后金,胡健. 电气电子教学学报. 2017(05)
[2]基于FPGA DFT算法IP核的设计与实现[J]. 吴超. 电脑知识与技术. 2014(20)
[3]基于FPGA的1024点快速傅里叶处理器设计[J]. 朱立忠. 沈阳理工大学学报. 2010(02)
博士论文
[1]OFDM系统均衡器设计优化及VLSI实现[D]. 钟伟.哈尔滨工业大学 2007
硕士论文
[1]低功耗浮点FFT处理器设计[D]. 杨琳琳.哈尔滨工业大学 2017
[2]2048点复数FFT的ASIC设计与实现[D]. 吴明明.北京理工大学 2016
[3]面向FFT算法的并行存储结构研究与设计[D]. 杨超.国防科学技术大学 2015
[4]FFT ASIC的物理设计与物理验证[D]. 谢马迥.华中科技大学 2015
[5]FPGA核心电路CLB的设计与研究[D]. 张健.西安电子科技大学 2015
[6]基-4FFT处理器的设计与物理实现[D]. 付荣.西安电子科技大学 2014
[7]并行FFT处理器的设计与实现[D]. 申彦娇.西安电子科技大学 2014
[8]基于并行结构的FFT算法的软硬件设计与实现[D]. 丁顺英.哈尔滨工业大学 2013
[9]DPSK信号的全光数字逻辑运算研究[D]. 何昊.华中科技大学 2012
[10]高清—数字视频展台芯片的研究与设计[D]. 顾勇.电子科技大学 2012
本文编号：3618103
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/3618103.html
