65纳米工艺下低功耗CAM的研究与设计

发布时间：2017-05-14 02:01

  本文关键词：65纳米工艺下低功耗CAM的研究与设计，由笔耕文化传播整理发布。

【摘要】：内容可存取存储器(CAM, Content Addressable Memory)由于其并行比较可以获得非常快的比较速度而被广泛应用于需要快速查找的应用中,比如微处理器中全相联TLB (Translation Look-aside Buffer)、Cache中的Tag比较器、图像编码、Huffman编码与译码等,但是其并行比较带来的大功耗问题同样也是不可忽视的。因此,除了提高CAM的查找速度之外,设计具有更高稳定性以及更低功耗CAM已经成为热点。本文研究目的正是要设计一款更低功耗和更高稳定性的CAM,研究重点是基于低功耗CAM设计技术中的混合型CAM构架进行的优化设计。 本文首先对低功耗CAM存储器的设计方法进行探讨,然后对CAM整体组织构架进行分析。并重点分析了几种CAM匹配线构架的优缺点,尤其是混合型匹配线构架,并对现有的几种混合型CAM构架的设计进行对比分析。最后,提出一种优化的混合型CAM构架,使得其中的匹配线电压摆幅降低了一个阈值电压的幅度,大大降低整个CAM的功耗。同时对于匹配线放电路径的调整,使得匹配线上的电平抖动大大降低,增加了CAM的工作稳定性,减小匹配错误率。另外,本文还针对这种优化结构进行了版图绘制及后仿,并给出后仿结果。 基于SMIC65nm标准CMOS仿真工艺,VDD=1.2V,仿真结果表明：通过对于其中的匹配线电压摆幅的降低(约350mV),使得平均功耗降低了约23%左右,并使得匹配线的电平抖动改善了约660mV(从1.09V下降到0.43V)。
【关键词】：CAM 匹配线构架 与非型 或非型 混合型
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP333
【目录】：

• 摘要3-4
• ABSTRACT4-8
• 第1章 绪论8-14
• 1.1 研究背景8-9
• 1.2 低功耗CAM存储器的研究现状9-12
• 1.3 本文研究的主要内容12-13
• 1.4 本论文的组织构架13-14
• 第2章 CAM整体构架及其主要模块的分析研究14-30
• 2.1 CAM的整体构架14-15
• 2.2 CAM单元的研究分析15-20
• 2.2.1 9管CAM单元16-18
• 2.2.2 10管CAM单元18-19
• 2.2.3 11管CAM单元19-20
• 2.2.4 13管CAM单元20
• 2.3 CAM匹配线构架20-23
• 2.3.1 经典匹配线结构21-22
• 2.3.2 混合型(Hybrid-type)匹配线结构22-23
• 2.4 CAM其他控制模块23-30
• 2.4.1 译码模块23-24
• 2.4.2 灵敏放大器电路24-27
• 2.4.3 控制电路27-30
• 第3章 混合型CAM构架的优化设计30-53
• 3.1 CAM单元的设计与仿真30-38
• 3.1.1 存储单元的设计问题30-33
• 3.1.2 CAM单元静态噪声容限33-38
• 3.2 几种混合型CAM构架的对比分析38-43
• 3.3 本文对于混合型CAM构架的优化43-46
• 3.3.1 优化设计思想的电路实现及工作原理分析43-45
• 3.3.2 优化设计的性能分析45-46
• 3.4 设计相关问题46-53
• 3.4.1 NAND-type block46-51
• 3.4.2 NOR-type block51-53
• 第4章 仿真结果分析53-57
• 4.1 仿真结果分析53-56
• 4.1.1 前仿结果53-54
• 4.1.2 后仿结果54-56
• 4.2 CAM匹配线构架特性总结56-57
• 第5章 总结与展望57-58
• 参考文献58-63
• 附图表63-65
• 致谢65-66
• 攻读硕士期间发表的论文66

【参考文献】

中国期刊全文数据库 前1条

1 张红南;黄雅攸;殷蔚;王松;张卫青;孔青荣;;高速低功耗CAM核心电路的设计[J];湖南大学学报(自然科学版);2008年09期

  本文关键词：65纳米工艺下低功耗CAM的研究与设计，，由笔耕文化传播整理发布。

本文编号：364042