一种运用新型单元和匹配线的CAM全定制设计

发布时间：2022-07-09 19:34

　　微处理器结构中,内核关键路径上的TLB（Translation Look-aside Buffer）是由Data阵列和Tag阵列构成。Data阵列由SRAM（Static Random Access Memory）来实现,而Tag阵列通常是由CAM（Content-Addressable Memory,按内容寻址存储器）实现。CAM通过并行快速的匹配来加速TLB由虚地址向实地址转换。因此,CAM的速度对微处理器性能有很大的影响。采用全定制方法设计的CAM具有速度快、面积小的优点,在高速微处理器设计中具有重要实用价值和理论意义。本文在65nm CMOS工艺下,通过对CAM的电路设计和版图设计等多个方面进行设计优化,分析比较了不同的CAM单元的性能,在此基础上提出两种新的CAM单元结构,此外还提出了一种新的高速匹配线结构。本文的主要工作和创新点有:1、设计了两种具有较优性能的CAM单元:8管CAM单元和12管CAM单元以及对应扩展的双存储匹配单元。本文设计的CAM使用由8管单元扩展的双存储单元,具有逻辑简单、实现面积小的特点,在面积、速度、稳定性的综合指数上具有很好的性能指标。2、提出了一... 

【文章页数】：90 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 课题背景及意义
    1.2 国内外CAM相关研究
    1.3 课题研究内容与成果
    1.4 本文结构
第二章 CAM工作原理
    2.1 CAM位单元研究
        2.1.1 9 管CAM单元
        2.1.2 10 管CAM单元
        2.1.3 11 管CAM单元
        2.1.4 CAM单元的性能比较
    2.2 CAM匹配线的相关研究
        2.2.1 传统匹配线结构
        2.2.2 分级或非匹配线结构
        2.2.3 全局匹配线加速技术
        2.2.4 反相器控制分级匹配线结构
        2.2.5 双匹配线结构
        2.2.6 匹配线结构横向对比模拟
    2.3 本章小结
第三章 新的CAM单元和匹配线设计
    3.1 新型CAM单元设计
        3.1.1 8 管或非单元
        3.1.2 12 管或非单元
    3.2 CAM单元的比较
        3.2.1 匹配速度
        3.2.2 信号的稳定性
        3.2.3 噪声容限
        3.2.4 关于速度、面积、稳定性指标
    3.3 CAM匹配电路设计
        3.3.1 静态互补与非电路结构
        3.3.2 动态与非电路结构
        3.3.3 特殊的动态与非电路结构
        3.3.4 双轨差分反馈多米诺结构与门
        3.3.5 双轨补偿多米诺与逻辑
    3.4 双轨补偿与逻辑和一般与逻辑的比较
    3.5 本章小结
第四章 CAM逻辑设计
    4.1 CAM单元的实现
        4.1.1 双存储结构CAM单元
        4.1.2 CAM单元的选择
        4.1.3 存储单元尺寸的设计
    4.2 CAM匹配线的设计
    4.3 译码器电路设计
        4.3.1 译码器的逻辑设计
        4.3.2 驱动电路的设计
    4.4 读写电路的设计
        4.4.1 预充电路
        4.4.2 写电路
        4.4.3 读电路
    4.5 比较数据的产生电路
    4.6 CAM命中逻辑
    4.7 控制电路和时钟
        4.7.1 时钟占空比的控制
        4.7.2 有益时钟偏斜
        4.7.3 时钟的整体规划
    4.8 本章小结
第五章 CAM版图设计与验证
    5.1 版图的设计方法与设计规划
        5.1.1 版图的设计方法
        5.1.2 版图规划
    5.2 CAM中单元模块的版图设计
        5.2.1 CAM单元版图
        5.2.2 字线模块版图
        5.2.3 译码器版图
        5.2.4 读写电路
        5.2.5 数据比较电路版图
        5.2.6 预充控制电路版图
        5.2.7 读写使能电路版图
        5.2.8 时钟树的分布
    5.3 CAM整体版图
    5.4 CAM版图模拟结果
        5.4.1 译码器的模拟结果
        5.4.2 写操作的模拟结果
        5.4.3 读操作的模拟结果
        5.4.4 数据比较位产生模拟结果
        5.4.5 匹配线逻辑模拟结果
        5.4.6 CAM命中逻辑模拟结果
        5.4.7 CAM的关键路径分析
    5.5 本章小结
第六章 结束语与工作展望
    6.1 课题工作总结
    6.2 工作展望
致谢
参考文献
作者在学期间取得的学术成果


【参考文献】：
期刊论文
[1]高扇入与/或逻辑的设计与实现[J]. 梅林,张静波,马安国.  重庆大学学报. 2008(08)
[2]深亚微米SRAM存储单元静态噪声容限研究[J]. 施亮,高宁,于宗光.  电子与封装. 2007(05)
[3]一种高速低功耗内容寻址存储器的设计[J]. 顾沧海,韩益锋,巫建明,闵昊.  复旦学报(自然科学版). 2005(06)

硕士论文
[1]低功耗存储器设计研究及在ROM中的实现[D]. 乐大珩.国防科学技术大学 2005
[2]低功耗TLB设计关键技术研究[D]. 侯进永.国防科学技术大学 2005
[3]X微处理器时序建模技术研究与实现[D]. 陈天健.国防科学技术大学 2005



本文编号：3657691