USB设备接口的研究与设计

发布时间：2022-10-22 19:04

　　随着计算机通信技术的高速发展，通用串行总线（USB）以其高速、支持多种传输类型、即插即用、易扩充等优点被广泛应用于数据通信领域。 本文首先分析了USB2.0协议，包括USB封包的字段类型、封包的类型以及四种不同的数据传输方式，为USB2.0设备接口的设计提供一定的理论基础。 其次，数据通信中的数据可靠性问题是USB设备接口设计中的关键问题之一。本文从四个方面深入研究了USB设备接口中数据传输的可靠性问题：时钟恢复技术、数据的差错控制、不同时钟域间的数据传输以及USB协议层的数据可靠性问题，并给出了部分理论推导和实验结果。 在上述的理论基础上，本文阐述了USB2.0设备接口的设计，着重研究了数据同步传输模块、包编码／解码模块和端点控制模块的设计与实现。 最后，本文搭建了USB2.0设备接口的RTL级仿真平台，并给出了具体的验证方案，验证结果表明设计符合功能要求。此外，本文基于SMIC0.18的工艺库对设计进行了逻辑综合，实验结果表明所设计的电路时序正确。 

【文章页数】：86 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
致谢
插图清单
表格清单
第一章 绪论
    1.1 集成电路发展历史
    1.2 IP、SoC及IP重用
    1.3 USB的发展背景及特点
    1.4 USB2.0发展现状及课题意义
    1.5 课题来源及论文的主要工作
        1.5.1 课题来源
        1.5.2 论文的主要内容及章节安排
第二章 USB2.0协议分析
    2.1 字段的定义
        2.1.1 同步字段(SYNC)
        2.1.2 封包标志符字段(PID)
        2.1.3 地址字段
        2.1.4 端点字段
        2.1.5 帧号字段
        2.1.6 数据字段
        2.1.7 循环冗余码(CRC)字段
            2.1.7.1 令牌包的 CRC码
            2.1.7.2 数据包的 CRC码
        2.1.8 封包结束字段(EOP)
    2.2 包类型
        2.2.1 令牌包
        2.2.2 数据包
        2.2.3 握手包
    2.3 USB传输类型
        2.3.1 控制传输
        2.3.2 中断传输
        2.3.3 等时传输
        2.3.4 批量传输
    2.4 小结
第三章 USB设备接口数据可靠性研究
    3.1 USB设备接口电路的几个数据可靠性问题
    3.2 时钟恢复(CR)
        3.2.1 串行数据通信的同步方式
        3.2.2 两种时钟恢复(CR)技术
        3.2.3 两种时钟恢复(CR)技术的比较
        3.2.4 时钟恢复(CR)电路的设计
    3.3 USB设备接口中的差错控制
        3.3.1 差错控制的概念以及原因
        3.3.2 CRC编码与校验的硬件实现
            3.3.2.1 CRC算法原理
            3.3.2.2 串行 CRC码产生校验电路
            3.3.2.3 并行 CRC码产生校验电路
        3.3.3 NRZI码中的位填充和位剥离
    3.4 不同时钟域间的数据传输
        3.4.1 USB设备接口中的同步策略
        3.4.2 同步器的研究
            3.4.2.1 亚稳态的概念以及产生原因
            3.4.2.2 影响同步失效率的因素
            3.4.2.3 同步器结构及原理
        3.4.3 异步FIFO的研究
            3.4.3.1 异步FIFO的结构及特点
            3.4.3.2 异步FIFO中地址指针的同步与变换
            3.4.3.3 异步FIFO的指针比较
    3.5 USB协议层的可靠性要求
    3.6 小结
第四章 USB2.0设备接口的设计
    4.1 USB2.0设备接口的功能概述
    4.2 USB2.0设备接口的体系结构
    4.3 USB2.0设备接口的寄存器映射
    4.4 数据同步传输模块的设计
        4.4.1 数据同步传输模块的整体构架
        4.4.2 数据同步接收模块的设计实现
            4.4.2.1 数据同步接收模块的结构
            4.4.2.2 8位或16位的数据接收
        4.4.3 数据同步发送模块的设计实现
            4.4.3.1 数据同步发送模块的结构
            4.4.3.2 8位和16位数据的发送控制
        4.4.4 数据接收与发送中的两个问题
        4.4.5 事件检测模块的设计实现
            4.4.5.1 USB总线状态的定义
            4.4.5.2 事件检测中复位、挂起和恢复的概念
            4.4.5.3 高速检测握手状态实现
    4.5 包编/解码模块的设计实现
        4.5.1 包编/解码模块中状态机的设计
            4.5.1.1 状态的设定
            4.5.1.2 状态的跳转
        4.5.2 包编/解码模块中数据的传输
    4.6 端点控制模块的设计实现
        4.6.1 端点0控制的实现
            4.6.1.1 状态的设定
            4.6.1.2 状态的转移
            4.6.1.3 状态机控制下的数据流
        4.6.2 端点1-15的控制实现
            4.6.2.1 状态的设定
            4.6.2.2 状态的转移
            4.6.2.3 端点控制寄存器的写控制
            4.6.2.4 端点设计中存储数据的计算
    4.7 小结
第五章 USB2.0设备接口的验证与综合
    5.1 集成电路验证技术
        5.1.1 动态验证技术
        5.1.2 静态验证技术
        5.1.3 形式化验证技术
        5.1.4 物理验证技术
    5.2 USB2.0设备接口的验证
        5.2.1 RTL仿真
        5.2.2 USB2.0设备接口的验证平台
        5.2.3 任务函数的类型及设计
        5.2.4 USB2.0设备接口的验证方案
    5.3 集成电路的逻辑综合
    5.4 USB2.0设备接口的逻辑综合
        5.4.1 综合环境设置
        5.4.2 时序约束设置
        5.4.3 时钟设置
        5.4.4 设计规则设置
        5.4.5 综合策略与过程
        5.4.6 综合报告分析
            5.4.6.1 USB2.0设备接口的面积报告
            5.4.6.2 USB2.0设备接口的时序报告
    5.5 小结
第六章 总结与展望
    6.1 论文工作总结
    6.2 展望
参考文献
攻读硕士学位期间发表的论文


【参考文献】：
期刊论文
[1]基于Verilog HDL的高效状态机设计[J]. 温国忠.  电子工程师. 2006(06)



本文编号：3696694