基-4FFT处理器的设计与物理实现

发布时间：2017-05-18 05:12

  本文关键词：基-4FFT处理器的设计与物理实现，由笔耕文化传播整理发布。

【摘要】：本论文课题是以国家部委某DSP关键IP核研究项目为基础展开的，主要完成雷达信号处理器中的FFT处理模块的VLSI设计和物理实现。本文在研究各种FFT算法的基础上，选择按时间抽取的基-4算法作为处理器的实现算法，数据采用16位定点数格式顺序输入；并提出了一种基于存储器方式的流水线结构FFT硬件实现方法，硬件结构为5级流水线结构设计，数据位宽逐级扩展。硬件设计包含存储单元、蝶形运算单元、复数乘法器、地址产生及控制单元、旋转因子ROM和倒位序模块等多个子模块。 设计采用数据位宽逐级扩展的方式，在同样运算量和复杂度条件下，DIT较DIF可以节省一定存储空间。存储单元的设计中将数据实部和虚部拼接存储，进一步减小存储单元面积。采用基于存储器方式的流水线结构硬件设计，每级仅包含一个蝶形运算模块和复数乘法器，改进的复数乘法器设计进一步减少硬件资源的消耗，具有面向高速、大容量数据流的实时处理能力。硬件流水级划分不同于算法流水级划分的设计，方便设计向其他点数扩展。旋转因子乘以214后以16位定点整数格式存储在ROM中。 通过Modelsim和Matlab相结合的办法，分别采用正弦信号、扫频正弦信号和线性调频信号验证了电路功能的正确性，误差的量级为10-3。利用DC综合工具对FFT处理器进行了逻辑综合。处理器可工作在200MHz频率下。在初始状态下完成1024点的FFT运算，从输入第一个数据到输出最后一个计算结果需要3092个时钟周期，200MHz频率下所需时间为15.46μs；在正常流水工作状态下完成一个1024点FFT运算需要1024个时钟周期，所需时间为5.12μs。 在SMIC CMOS0.13um标准工艺库下，采用SoC Encounter工具完成了物理实现。采用展平式物理设计方法，流水级宏模块按照数据流图的顺序进行放置，级内采用就近原则放置。先采用时序驱动自动布局，然后执行几次时序和拥塞兼顾的布局优化操作。采用插入天线二极管和跳层布线的方法来修复深亚微米尺寸下的天线问题。处理器核的功耗值为536mW，核面积为8208000μm2。
【关键词】：基-4 蝶形运算 流水线 FFT
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：TP332
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 论文选题背景及意义9
• 1.2 FFT 算法研究现状9-10
• 1.3 FFT 处理器的研究现状10-11
• 1.4 论文主要工作及章节安排11-15
• 1.4.1 设计目标11-12
• 1.4.2 主要工作12
• 1.4.3 章节安排12-15
• 第二章 FFT 算法原理15-29
• 2.1 离散傅里叶变换15-16
• 2.2 快速傅里叶变换16-24
• 2.2.1 快速傅里叶变换原理16-17
• 2.2.2 基-2DIT 算法(库利-图基算法)17-20
• 2.2.3 基-4DIT 算法20-24
• 2.3 FFT 算法的特点24-26
• 2.3.1 原位运算24
• 2.3.2 倒位序规律24-25
• 2.3.3 按时间抽取和按频率抽取25-26
• 2.4 FFT 硬件结构实现方法研究26-28
• 2.4.1 顺序结构26-27
• 2.4.2 级联结构27
• 2.4.3 并行结构27
• 2.4.4 阵列结构27-28
• 2.5 本章小结28-29
• 第三章 FFT 处理器的设计与实现29-47
• 3.1 算法设计及接口定义29-31
• 3.1.1 算法设计29
• 3.1.2 接口定义29-31
• 3.2 系统硬件结构总体设计方案31-36
• 3.2.1 流水线工作方式实现方案31-34
• 3.2.2 各级流水线单元设计34-36
• 3.3 FFT 处理器的单元模块设计及优化36-46
• 3.3.1 数据格式36-37
• 3.3.2 存储单元设计37-40
• 3.3.3 蝶形运算模块设计40-41
• 3.3.4 复数乘法单元设计41-43
• 3.3.5 旋转因子存储 ROM 的设计43-44
• 3.3.6 地址产生和控制模块设计44-45
• 3.3.7 倒位序输出模块设计45-46
• 3.4 本章小结46-47
• 第四章 FFT 的仿真验证与性能评估47-57
• 4.1 FFT 电路的仿真验证47-50
• 4.1.1 正弦信号的仿真47-48
• 4.1.2 扫频正弦信号的仿真48-49
• 4.1.3 线性调频信号仿真49-50
• 4.2 FFT 电路的性能评估50-55
• 4.2.1 IP 替换50-51
• 4.2.2 设置库文件51-52
• 4.2.3 设置约束52-53
• 4.2.4 综合结果53-55
• 4.3 本章小结55-57
• 第五章 基于标准单元的 FFT 处理器物理实现57-69
• 5.1 设计流程和文件准备57-58
• 5.2 布图规划58-62
• 5.3 布局62-63
• 5.4 时钟树综合63-65
• 5.5 布线65-67
• 5.6 物理验证67
• 5.7 本章小结67-69
• 第六章 总结与展望69-71
• 致谢71-73
• 参考文献73-77
• 研究成果77-78

【参考文献】

中国期刊全文数据库 前5条

1 高振斌,陈禾,韩月秋;可变2~n点流水线FFT处理器的设计与实现[J];北京理工大学学报;2005年03期

2 赵敏玲;葛立敏;李文辉;;基于FPGA的块浮点FFT的实现[J];兰州理工大学学报;2009年04期

3 吴彪;陈娟;;雷达信号处理MTI/MTD的性能分析和仿真研究[J];航天电子对抗;2006年03期

4 宋玮;李如玮;代栋敏;;基于FPGA的基8-FFT处理器设计[J];科技导报;2010年16期

5 周亚飞;赵修斌;邹鲲;;FFT-MTD滤波器组优化设计与仿真[J];现代防御技术;2011年02期

  本文关键词：基-4FFT处理器的设计与物理实现，由笔耕文化传播整理发布。

，

本文编号：375200