基于FPGA的ARM核心模块研究与实现

发布时间：2023-03-06 20:45

　　为了提高ARM7嵌入式处理器的系统效率和扩大其应用范围,本文首先对ARM7体系结构及指令系统进行了认真的分析和研究,提出将哈佛结构应用于ARM7体系中,达到数据总线与指令总线相分离的目的,使指令流水与数据流水在保证空间并行性的前提下实现时间并行性。然后对ARM核心模块中的ARM中断向量表和微程序控制器进行深入研究,提出可控ARM异常表和可重构系统指令集的微程序控制器。最后,采用自顶向下的设计方法和Verilog硬件描述语言,按照面向FPGA的EDA开发方式,在Xilinx ISE9.1 i集成环境下实现可控ARM异常表、指令译码器和可重构系统指令集的微程序控制器电路模块,并通过ModelSim XE III 6.2c对所设计的模块进行功能仿真验证。ARM异常表是进行ARM嵌入式开发的关键,由传统的ARM中断向量表优化而来,优化策略包括以下两方面:一方面,将二级映射关系的ARM中断向量表改进为三级树型关系的可控ARM异常表,并通过三级树型结构表示ARM异常表和各类异常的处理路径,提高了ARM异常的处理效率。并且通过改变异常处理分支,实现了异常表的可控制性。另一方面,通过将异常仲裁电路集成...

【文章页数】：57 页

【学位级别】：硕士

【文章目录】：
摘要
Abstract
1 绪论
    1.1 论文的研究背景
    1.2 论文研究的主要内容
    1.3 论文的研究目的和意义
    1.4 论文的组织结构
2 EDA 相关技术概述
    2.1 EDA 技术
    2.2 EDA 开发板Spartan-3E
    2.3 Verilog 硬件语言
        2.3.1 Verilog HDL 的主要能力
        2.3.2 Verilog HDL 设计方法
    2.4 EDA 开发工具ISE 9.1i
        2.4.1 ISE 9.1i 软件设计流程
        2.4.2 ISE9.1i 软件工程管理器
3 可控ARM 异常表的研究与实现
    3.1 可控ARM 异常表分析
        3.1.1 可控ARM 异常表管理机制
        3.1.2 可控ARM 异常表的设计思路
    3.2 可控ARM 异常表的实现
    3.3 可控ARM 异常表的仿真验证
        3.3.1 仿真验证的方法
        3.3.2 可控ARM 异常表的仿真结果
4 微程序控制器的研究与实现
    4.1 ARM 体系结构简介
    4.2 指令译码器
    4.3 微程序控制器的模块划分
    4.4 微程序控制器的实现
        4.4.1 微程序控制器的实现思路
        4.4.2 微程序控制器的具体实现
    4.5 微程序控制器的仿真验证
        4.5.1 各功能指令操作码序列仿真结果
        4.5.2 全指令操作码仿真结果
5 结论
参考文献
致谢
攻读学位期间取得的科研成果清单



本文编号：3757355