基于8086CPU单芯片计算机系统总线设计技术的研究

发布时间：2023-05-18 23:14

　　单芯片计算机将传统PC机主板上的全部芯片最大限度地集成到单颗芯片中,使其重量、体积和功耗大幅下降,而性能却会得到很大改善。其中,系统总线的设计质量对缩小芯片面积,简化系统结构以及扩展外设都有非常积极的意义。本文围绕8086单芯片计算机开发项目开展研究工作,采用IP/SoC的设计方法,研究了8086 CPU与片上总线的接口方法,设计了8086单芯片计算机的系统总线IP,并实现了该IP在单芯片计算机验证平台上的集成与验证。 论文的主要工作和成果如下: 1.设计了面向8086 CPU的AHB系统总线IP; 2.设计了8086 CPU与AHB总线之间的接口; 3.完成了系统总线IP软核中的仲裁、译码和中断等模块的RTL级设计; 4.搭建了单芯片计算机的系统仿真平台,并在其上完成了系统总线IP软核的RTL级功能仿真; 5.搭建了单芯片计算机的FPGA原型,设计并完成了电子钟实验和VGA显示实验。

【文章页数】：78 页

【学位级别】：硕士

【文章目录】：
摘要
ABSTRACT
致谢
第一章 绪论
    1.1 研究背景
        1.1.1 单芯片计算机和产业背景
        1.1.2 单芯片计算机的CPU
        1.1.3 单芯片计算机的总线
    1.2 研究内容
    1.3 研究意义
    1.4 论文结构
第二章 单芯片计算机系统总线的设计方法学研究
    2.1 IC 设计方法学
        2.1.1 时序驱动的设计方法
        2.1.2 基于IP 复用的设计方法
        2.1.3 基于平台的设计方法
    2.2 单芯片计算机设计方法学
        2.2.1 基于IP 重用和平台的SoC 设计
        2.2.2 单芯片计算机验证平台
            2.2.2.1 IP 单独验证平台
            2.2.2.2 SoC 集成验证平台
    2.3 单芯片计算机系统总线的设计流程
        2.3.1 系统级设计
        2.3.2 RTL 级设计
        2.3.3 综合
        2.3.4 系统实现
    2.4 本章小结
第三章 单芯片计算机系统总线的设计
    3.1 单芯片计算机系统总线协议的选择
        3.1.1 三种总线的逻辑结构图及描述
        3.1.2 AHB 总线概述
    3.2 8086 CPU 的介绍
        3.2.1 8086 CPU 的体系结构
        3.2.2 8086 CPU 的总线接口时序
    3.3 单芯片计算机系统总线的系统级设计
        3.3.1 单芯片计算机系统总线外特性
        3.3.2 单芯片计算机系统总线的系统级设计
            3.3.2.1 AHB 数据通道
            3.3.2.2 总线接口设计
    3.4 单芯片计算机系统总线的 RTL 级设计
        3.4.1 单芯片系统总线仲裁器
            3.4.1.1 仲裁器优先级算法
            3.4.1.2 仲裁器模块的RTL 级建模
            3.4.1.3 仲裁器模块的状态机
        3.4.2 单芯片系统总线中央译码器
        3.4.3 单芯片系统总线多路选择器
        3.4.4 单芯片系统总线时序匹配单元
        3.4.5 DMA 通道和中断处理单元
    3.5 本章小结
第四章 单芯片计算机系统总线的仿真与验证
    4.1 概述
    4.2 验证平台的搭建
        4.2.1 单芯片计算机平台的搭建
        4.2.2 自动化验证
    4.3 单芯片计算机系统总线 IP 的 RTL 级仿真
        4.3.1 系统总线仿真平台的搭建
        4.3.2 仿真测试激励输入
        4.3.3 仿真的执行
        4.3.4 仿真结果
    4.4 单芯片计算机系统总线的 FPGA 原型验证
        4.4.1 软硬件协同验证
        4.4.2 DE2 验证平台
        4.4.3 验证方案
    4.5 本章小结
第五章 总结与展望
    5.1 论文成果总结
    5.2 进一步工作展望
参考文献
攻读硕士学位期间发表的论文



本文编号：3819189