高性能层次并行流存储系统研究与实现

发布时间：2024-02-25 02:01

　　X64是国防科学技术大学设计并实现的一款流处理器,它在保持灵活的可编程性同时,努力减少与固定功能处理器计算性能与功效的差距。X64采用了不同于向量处理器的VLIW和SIMD结构,集成了大量计算单元以满足媒体应用对计算性能的要求,同时采用了针对性的三级存储层次结构,充分开发流应用的特殊数据局域性,降低了对片外存储器的带宽要求。测试表明,相对传统可编程处理器,X64流处理器体系结构具有很高的计算性能和较低的功耗,可扩展能力高。 本论文以X64流处理器体系结构为基础,着重研究流处理器中存储系统的设计和完善方法,目标是通过提高存储系统的效率使流处理器适用于科学计算等更广的应用范围。论文中对X64的三级存储层次结构的优点和不足进行分析,论证了改进流存储层次结构的必要性和可行性。针对流应用中各种可用的并行性和局域性,我们设计并实现了由异构处理器共享的二级缓存子系统,并对片外存储层次进行改进,完善了原有的存储层次结构。为保证正确性和可靠性,我们在设计的各阶段及各集成层次上对流存储系统进行了充分的验证。论文中还详细描述了对层次并行流存储系统的性能进行评测的方法和过程,根据评测结果分析了设计的合理性和高...

【文章页数】：69 页

【学位级别】：硕士

【部分图文】：

图2.1流存储系统总体结构

对流处理器存储系统的改进是在原有存储层次基础之上进行完善，通过尽可能开发应用中可利用的并行性和局域性实现的。根据处理器的特殊应用环境，我们设计了由异构处理器共享的二级缓存子系统，并改进了片外存储层次，完善后的流存储系统结构如图2.1所示。HOStCPUSlrea们以Pr0CeS....

图2.35盯结构川2.3.2共享二级缓存子系统设计

.2共享二级缓存子系统设计2.1二级缓存缓存(Level2Cache)设计成由标量处理器与流处理器共享的形式，以充分利用标量处理器与流处理器由于结构和处理方式的不同，在访存行为和存储带宽要较大差异，共享LZC设计既可提高处理器性能，又能自适应地为不同的处理器间，有效利用存储空间。....

图2.5LZC流水线结构

计LZC的主要目标是减少处理器与片外存储器的性能差距，这要求LZC具有率。对于传统标量处理器，增大Cache容量可以捕获更多的数据空间和时间局高命中率。对于流处理器，提高Cache命中率可以采用数据预取技术，开发流式的特殊局域性。2.2预取缓存应用具有特殊的存储访问模式，根据[2....

图2.7总线接口单元总体结构

总线接口单元是芯片与外部总线的接口，负责将芯片内部对DDR的访问请求转换成对片外总线的请求信号。这里，BIU属于共享二级缓存子系统的组成部分。它的总体结构如图2.7所示，主要包括三个模块:请求管理队列、总线主设备和返回数据队列。戛戛....

本文编号：3909898