同构众核处理器的片上存储管理与同步机制研究

发布时间：2024-11-10 09:00

　　随着集成电路技术的迅猛发展和应用需求的强力推动,片上系统逐渐由基于总线的单核或少量多核结构发展到基于片上网络的大量多核(众核)结构。由于每个处理器核和路由器完全相同,同构众核处理器具有非常好的规整性和可扩展性,易于挖掘多个处理器核协同并行工作的潜力。同构众核处理器在带来强大并行计算能力的同时,也对体系结构的设计提出了新的挑战。其中如何提供有效的存储管理和高效的同步机制以便能充分挖掘同构众核处理器的并行性能,已经成为同构众核体系结构设计领域的重要课题。 本文首先分析了同构众核处理器的结构特征和并行程序行为,构建了同构众核处理器平台和性能评价模型。然后,从“片上可编程存储管理技术”和“高效双通道硬件同步机制”两大方面对同构众核处理器的存储和同步问题进行了深入细致的研究。本文对提出的“面向分布式共享存储的数据管理引擎”、“混合式分布式共享存储空间的静态和动态划分技术”、“基于动态缓冲分配的双通道快速信号灯同步机制”和“基于协同通信的双通道快速栅栏同步机制”从统计硬件开销、建立性能评价函数以及开展综合激励实验和应用程序实验等多个方面进行了详细的性能评测。本文的主要工作与创新点体现在以下几个...

【文章页数】：157 页

【学位级别】：博士

【文章目录】：
摘要
Abstract
第一章 绪论
    1.1 课题研究背景
        1.1.1 处理器的发展趋势
        1.1.2 众核处理器的研究现状
    1.2 众核处理器的存储与同步研究面临的挑战及其对策思考
        1.2.1 片上存储管理面临的挑战及其对策思考
        1.2.2 众核同步机制面临的挑战及其对策思考
    1.3 相关研究工作
        1.3.1 系统建模
        1.3.2 分布式共享存储
        1.3.3 微代码方法
        1.3.4 Cache 技术
        1.3.5 存储空间的划分
        1.3.6 信号灯同步机制
        1.3.7 栅栏同步机制
    1.4 本文的工作与创新点
    1.5 论文结构
第二章 基于二维Mesh 片上网络架构的同构众核处理器特征分析与性能评价
    2.1 引言
    2.2 同构众核处理器结构特征及数据并行程序行为分析
    2.3 性能评价模型及分析
        2.3.1 问题描述
        2.3.2 符号系统
        2.3.3 网络通信开销模型及分析
        2.3.4 同构众核处理器性能评价模型及分析
    2.4 实验与结论
        2.4.1 实验平台
        2.4.2 应用程序例子
        2.4.3 理论加速比计算
        2.4.4 分析与讨论
    2.5 本章小结
第三章 面向分布式共享存储的数据管理引擎结构设计与编程开发
    3.1 引言
    3.2 使用数据管理引擎的同构众核处理器
    3.3 结构设计
        3.3.1 整体结构
        3.3.2 内核接口单元
        3.3.3 网络接口单元
        3.3.4 协处理器
        3.3.5 同步单元
        3.3.6 微指令存储器
    3.4 硬件实现
    3.5 编程开发
        3.5.1 微指令设计
        3.5.2 基于命令触发的微代码执行机制
        3.5.3 微代码函数库
        3.5.4 微代码开发流程
    3.6 微代码实例
        3.6.1 实例1：虚地址向实地址转换
        3.6.2 实例2：共享存储访问
        3.6.3 实例3：同步
        3.6.4 实例4：基于全映射目录的Cache 协议
    3.7 实验与结论
        3.7.1 实验平台
        3.7.2 符号系统和延迟开销函数
        3.7.3 综合激励实验结果及分析
        3.7.4 应用程序实验结果及分析
    3.8 本章小结
第四章 混合式分布式共享存储空间的静态和动态划分技术
    4.1 引言
    4.2 混合式分布式共享存储空间
        4.2.1 目标平台
        4.2.2 空间构成
        4.2.3 并发寻址流程
        4.2.4 两种划分方式
    4.3 动态划分技术
        4.3.1 基本模式
        4.3.2 “生产者—消费者”模式
        4.3.3 存储一致性问题
    4.4 性能分析
        4.4.1 符号系统
        4.4.2 性能评价函数及分析
    4.5 实验与结论
        4.5.1 实验平台
        4.5.2 应用程序1：矩阵乘
        4.5.3 应用程序2：2D FFT
        4.5.4 应用程序3：H.264/AVC 编码
    4.6 本章小结
第五章 基于动态缓冲分配的双通道快速信号灯同步机制
    5.1 引言
    5.2 采用双通道快速信号灯同步机制的同构众核处理器
    5.3 基于动态缓冲分配的双通道快速信号灯同步模块
        5.3.1 结构设计
        5.3.2 同步机制
        5.3.3 硬件实现
    5.4 实验与结论
        5.4.1 实验平台
        5.4.2 符号系统
        5.4.3 综合激励实验结果及分析
        5.4.4 应用程序实验结果及分析
    5.5 本章小结
第六章 基于协同通信的双通道快速栅栏同步机制
    6.1 引言
    6.2 采用双通道快速栅栏同步机制的同构众核处理器
    6.3 基于协同通信的all-to-all 栅栏同步机制
        6.3.1 协同通信
        6.3.2 报文格式
        6.3.3 结构设计
        6.3.4 硬件实现
    6.4 实验与结论
        6.4.1 实验平台
        6.4.2 符号系统
        6.4.3 综合激励实验结果及分析
        6.4.4 应用程序实验结果及分析
    6.5 本章小结
第七章 结论与展望
    7.1 本文主要工作
    7.2 研究展望
致谢
参考文献
作者在学期间取得的学术成果
附录A 数据管理引擎的配置寄存器组
附录B 数据管理引擎的微操作



本文编号：4011801