Power PC的前端验证设计与实现
发布时间：2024-12-10 04:57
IBM PPC405是一款32位的精简指令集处理器核,它所应用的Power PC架构广泛应用于嵌入式系统中。基于XX协议的SOC芯片就是利用Power PC实现了控制整个电路的功能。该芯片运用于航天系统中,具有光纤信号的收发功能,是国内首款基于XX协议的芯片,具有巨大的军事意义和一定的经济效益。 为了保证Power PC源代码的正确性,对其进行验证就显得尤为重要。在当今百万门超大规模集成电路、可重用IP和片上系统（SOC）的时代,验证几乎占了整个设计工作的70%,验证是RTL设计工作的两倍。芯片设计中,至少有60%以上需要两次投片,因此验证是提高流片成功率非常重要的步骤。 笔者参与了除Power PC物理验证以外的所有前端验证流程,包括功能仿真验证、可测性设计、静态时序分析、形式验证。对保证该SOC芯片的Power PC部分的正确性起到了关键作用。 本论文的主要研究内容和本人所做的工作主要有: 1、对Power PC进行功能验证。包括搭建完整的测试平台,利用SystemVerilog进行BFM的编写即为Power PC模拟验证环境;Power PC测试激励的生成;并建立S...
【文章页数】：91 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 课题背景及意义
1.2 国内外研究现状
1.3 IC 验证方法学概述
1.3.1 仿真方法
1.3.2 静态时序分析
1.3.3 形式验证
1.3.4 物理验证（DRC/LVS）
1.4 本人工作与论文组织结构
第二章 Power PC 基本结构以及功能
2.1 Power PC 内部模块
2.1.1 指令和数据缓存控制器
2.1.2 存储管理单元
2.1.3 计时设备
2.1.4 调试设备
2.1.5 数据类型
2.1.6 寄存器阵列
2.1.7 地址模式
2.1.8 地址线和数据线
2.2 Power PC 的指令和外部接口功能
2.2.1 Power PC 的指令集
2.2.2 Power PC 外部接口功能
2.2.2.1 PLB 接口
2.2.2.2 外部中断控制接口
2.2.2.3 JTAG 接口
2.2.2.4 器件控制寄存器(DCR)接口
第三章 Power PC 功能验证
3.1 概述
3.2 搭建功能验证平台
3.2.1 通用验证平台
3.2.2 总线功能模型
3.2.3 激励与响应
3.3 Power PC 的测试平台的搭建
3.3.1 总线功能模型设计
3.3.1.1 PLB 总线
3.3.1.2 Slave/backend Control
3.3.1.3 Interrupt Ctrl Model
3.3.1.4 JTAG Model
3.3.1.5 DCR Model
3.3.1.6 DCR 监控器
3.3.2 Testcase 的生成
3.3.2.1 指令验证Testcase 生成
3.3.2.2 端口验证Testcase 生成
3.3.3 自动比对和结果抓取
第四章 基于扫描路径的可测性设计与验证
4.1 扫描路径的可测性设计概述
4.1.1 电路故障类型
4.1.2 扫描路径设计方法原理
4.1.3 自动测试向量生成原理
4.2 基于扫描路径的可测性设计
4.2.1 扫描链设计策略
4.2.2 自动测试向量生成过程
4.2.3 基于扫描链的测试过程
4.2.4 扫描链测试结果
第五章 Power PC 时序验证
5.1 STA 原理
5.2 Power PC 静态时序分析
5.3 Power PC 约束设置设计
5.4 Power PC 的STA 结果分析
第六章 Power PC 形式验证
6.1 形式验证原理
6.2 Power PC 的形式验证过程
6.3 形式验证结果分析
第七章 结论与总结
致谢
参考文献
攻硕期间取得的研究成果
本文编号：4015650
【文章页数】：91 页
【学位级别】：硕士
【文章目录】：
摘要
ABSTRACT
第一章 绪论
1.1 课题背景及意义
1.2 国内外研究现状
1.3 IC 验证方法学概述
1.3.1 仿真方法
1.3.2 静态时序分析
1.3.3 形式验证
1.3.4 物理验证（DRC/LVS）
1.4 本人工作与论文组织结构
第二章 Power PC 基本结构以及功能
2.1 Power PC 内部模块
2.1.1 指令和数据缓存控制器
2.1.2 存储管理单元
2.1.3 计时设备
2.1.4 调试设备
2.1.5 数据类型
2.1.6 寄存器阵列
2.1.7 地址模式
2.1.8 地址线和数据线
2.2 Power PC 的指令和外部接口功能
2.2.1 Power PC 的指令集
2.2.2 Power PC 外部接口功能
2.2.2.1 PLB 接口
2.2.2.2 外部中断控制接口
2.2.2.3 JTAG 接口
2.2.2.4 器件控制寄存器(DCR)接口
第三章 Power PC 功能验证
3.1 概述
3.2 搭建功能验证平台
3.2.1 通用验证平台
3.2.2 总线功能模型
3.2.3 激励与响应
3.3 Power PC 的测试平台的搭建
3.3.1 总线功能模型设计
3.3.1.1 PLB 总线
3.3.1.2 Slave/backend Control
3.3.1.3 Interrupt Ctrl Model
3.3.1.4 JTAG Model
3.3.1.5 DCR Model
3.3.1.6 DCR 监控器
3.3.2 Testcase 的生成
3.3.2.1 指令验证Testcase 生成
3.3.2.2 端口验证Testcase 生成
3.3.3 自动比对和结果抓取
第四章 基于扫描路径的可测性设计与验证
4.1 扫描路径的可测性设计概述
4.1.1 电路故障类型
4.1.2 扫描路径设计方法原理
4.1.3 自动测试向量生成原理
4.2 基于扫描路径的可测性设计
4.2.1 扫描链设计策略
4.2.2 自动测试向量生成过程
4.2.3 基于扫描链的测试过程
4.2.4 扫描链测试结果
第五章 Power PC 时序验证
5.1 STA 原理
5.2 Power PC 静态时序分析
5.3 Power PC 约束设置设计
5.4 Power PC 的STA 结果分析
第六章 Power PC 形式验证
6.1 形式验证原理
6.2 Power PC 的形式验证过程
6.3 形式验证结果分析
第七章 结论与总结
致谢
参考文献
攻硕期间取得的研究成果
本文编号：4015650
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/4015650.html
