多核网络处理器中定制控制处理器关键技术研究

发布时间：2025-01-14 06:29

　　随着近年来因特网的迅猛发展和更多网络应用的迅速推广,人们越来不满足于传统网络设备的处理能力。因此,专门用于处理网络数据的专用网络处理器应运而生。网络处理器是一种可编程的多核芯片,兼具了ASIC的高性能与通用处理器的灵活性。因此,如何根据所需要的功能对网络处理器进行初始化配置,使其硬件性能得到充分的发挥并且符合人们对其功能的期望就显得非常重要。 本文主要说明了XDNP网络处理器的基本硬件结构及特点,阐述了与网络处理器初始化配置有关的状态寄存器的相关信息。重点研究了XDNP网络处理器的初始化配置机制,详细分析了片内各个子模块的初始化配置过程与结果、多线程包处理引擎的微代码加载过程、缺省路由表的建立、以及片外MAC设备的初始化配置。另外,本文还提出了一种专门用于XDNP网络处理器初始化配置工作的定制控制处理器模块,并且基于网络处理器初始化的具体配置情况来设计该模块的结构和配置控制方式,最终通过该模块对XDNP网络处理器进行初始化参数配置。最后,用Xilinx Virtex-4 FPGA子板与Fids12mc2母板搭建了基于FPGA的XDNP网络处理器的初始化配置验证平台,并且通过该验证平...

【文章页数】：76 页

【学位级别】：硕士

【部分图文】：

图4.2SRAM写入验证时序图

图4.2SRAM写入验证时序图读出操作：图4.3SRAM读出验证时序图上图中，由于SRAM芯片读操作的延迟，oe有效时（拉低），由于SRAM芯片输出的固有延时，因而oe有效后SRAM芯片并未立即驱动dq总线，表现为sram_d....

图4.3SRAM读出验证时序图

图4.3SRAM读出验证时序图上图中，由于SRAM芯片读操作的延迟，oe有效时（拉低），由于SRAM芯片输出的固有延时，因而oe有效后SRAM芯片并未立即驱动dq总线，表现为sram_data_in保持了之前写....

图4.4SRAMPush操作验证时序图

图4.4SRAMPush操作验证时序图Push操作中，当多线程包处理引擎发出Push指令后，先将数据压入SRAM控制器中的Push/Pop寄存器中，在下一个数据到来时，将这个寄存器中的数据存入SRAM存储器中。上图中将数据压入SRAM。Pop操作：

图4.5SRAMPop操作验证时序图

54多核网络处理器中定制控制处理器关键技术研究图4.4SRAMPush操作验证时序图Push操作中，当多线程包处理引擎发出Push指令后，先将数据压入SRAM控制器中的Push/Pop寄存器中，在下一个数据到来时，将这个寄存器中的数据存入SRAM存储器中。....

本文编号：4026543