用于先进PLC的异构多核MPU研究与设计

发布时间：2025-02-27 19:37

　　目前PLC采用的单核微处理器作为处理器越来越难以满足工业控制领域日益严格的实时性要求。多核处理器以其控制逻辑简单、高处理能力、高实时性、低功耗等优点能满足PLC处理器所面临的需求。 本文通过仔细分析多核处理器发展现状及趋势,指出了异构多核处理器优势,并根据当前PLC发展趋势及特点,提出了一种用于先进PLC的异构多核处理器的设计。该异构多核处理器软核采用Verilog硬件描述语言编写实现,在内部把主控核、基本核、运算核和字符串核有机的结合在一起。基本核设计了基本指令集,其他各功能核根据各自的功能设计了相应的特殊指令以及相应的特殊硬件。根据核功能的不同,对各类核进行了结构设计,在文中详细阐述了设计的各类核的结构和指令集以及指令的执行流程,并对主核与从核的通信和相邻从核的通信及中断处理过程做了设计说明。例如字符串核的设计更能说明每个核处理的任务可以在很小、很专一的条件下达到很高效,并且根据核的复杂度不同可以设计不同的时钟频率。这对异构多核处理器处理速度、实时性的提高和功耗的降低都具有极为重要的意义。 本文对所设计的异构多核处理器用Verilog语言编写了软核,在Libero编程环境...

【文章页数】：79 页

【学位级别】：硕士

【部分图文】：

图2.1异构多核处理器构架

2.2核类型2.2.1基本核基本核为最基本的处理核，结构与功能都是最基础的，基本核集成了所有核的共有部分，包括特殊功能寄存器、数据存储器、程序寄存器、核执行器、状态机以及基本指令系统，主要完成无符号数基本运算。基本核本身也可以作为从核用来完成最基本的工作，其权限为从核级别，接....

图4.1基本核

第4章基本核的硬件设计基本核的构架在这里基本核的架构以2号核CORE_M2作为例子来的介绍。基本核如图4.1所示，它的信号端口见表4.1。基本核作为一个独立的小核，本的运行操作。基本核的内部模块结构如图4.2所示，内部信号端口说。基本....

图4.22号核的内部模块结构

表4.12号核内部信号端口说明信号端口信号说明信号端口信号说明clk时钟信号rst复位信号cs片选信号int向主核申请中断信号rd读信号wr写信号dataaddr核内数据线核内地址线C/D判断D16_bus传送时命令还是数据....

图4.3标志寄存器格式①N

图4.3标志寄存器格式N果为负标志位，为1表示运算结果为负，为0表示结果为正数或零Z=1表示运算结果为零，Z=0表示运算结果不为零。C加法指令中（包括比较指令CMP），当结果产生了进位，则C=上上溢出，其他情况下C=0。减法指令中（包括比较指令CMP），....

本文编号：4034412