当前位置:主页 > 科技论文 > 计算机论文 >

可应用于高性能DSP的中断系统的设计

发布时间:2025-03-31 22:30
  随着我国电子信息产业的不断发展,数字信号处理器(DSP)在航天、通信、工业控制等领域获得了极为广泛的应用,DSP会朝着高性能、低功耗、拓展多种应用的方向迈进。中断系统作为DSP的重要组成部分,控制着外设和DSP内核之间的通讯,其稳定性、实用性直接关系到DSP系统的工作状态,因此中断系统的优劣是影响整个DSP性能的重要因素之一。该课题来源于一种应用于工业控制领域的国产DSP芯片,在阐述中断系统的基本概念和工作过程的基础上,为该芯片设计了一种符合其要求的中断系统。该DSP芯片外设资源十分丰富,中断系统需要满足众多外设中断的需求,因此提出了含两级向量的三级中断系统作为实现方案。三级中断结构能够很好地适应大量中断源的中断请求,两级向量分则别是CPU级中断与外设级中断的“身份证”。中断系统的硬件部分采用了自顶向下、分层次、分模块的设计方法,先对中断系统的顶层硬件电路结构进行设计,后将中断系统的三级结构——外设级、PIE级以及CPU级——分别进行设计,重点是对PIE控制器进行设计,对中断相关的关键寄存器用Verilog HDL进行描述。DSP内核采用八级流水线结构,并提出精确中断方式,这种方式是与流...

【文章页数】:77 页

【学位级别】:硕士

【部分图文】:

图1.2?DSP芯片硬件资源??

图1.2?DSP芯片硬件资源??

表明了未来高性能DSP设计的发展趋势。??从功耗来看,在同等处理能力下,功耗的降低可以延长DSP命,增加产品的使用时间,所以DSP芯片内核的电源电压会越到1.IV甚至更低。另外,存储及外设的功耗也在不断下降,这功耗也随之下降。??题涉及的DSP芯片高性能主要表现在以下几个方面:?....


图1.3?DSP中断系统结构??

图1.3?DSP中断系统结构??

?和高速运行的CPU并行工作,从而解决了外设与CPU因运行速度不同造成的矛??盾。图1.3所示为DSP的中断系统结构示意图。??外设级中断请求?CPU级中断请求??中?2 ̄^ ̄????断?中断请求结构?〉CPU??源?r-?>?-?一T???中断应答???????图1.3?DSP....


图2.1?a)生活中的中断事例?图2.1?b)?DSP的中断过程??

图2.1?a)生活中的中断事例?图2.1?b)?DSP的中断过程??

图2.1?a)生活中的中断事例?图2.1?b)?DSP的中断过程??2.1.2中断的作用??中断系统维系着外设和DSP内核的通信,是DSP芯片的重要组成部分。中??断系统存在的作用如下:??


图2.2中断处理过程流程图??9??

图2.2中断处理过程流程图??9??

为了更直观地描述中断,首先举个生活中的事例。你正在家中看书,突然电??话铃响了,于是你放下书本去接电话,和来电的人交谈,交谈结束后回来继续看??书。这就是生活当中发生的一次“中断”,其流程图如图2.1?a)所示。就像DSP??芯片的CPU进行正常程序处理时,由于某些紧急情况会被要....



本文编号:4038514

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/4038514.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户920fd***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com