一种基于System Verilog的1394总线监控逻辑验证方法

发布时间：2017-05-31 05:08

  本文关键词：一种基于System Verilog的1394总线监控逻辑验证方法，由笔耕文化传播整理发布。

【摘要】：总线监控(Bus Monitor),顾名思义,就是对总线上通信的数据进行监视和记录。它作为仿真故障系统的重要组成部分,其功能的完整性、工作的可靠性以及开发的高效性,对于提高仿真系统的开发效率,缩短系统的研制周期起到一定积极作用。总线监控的可靠性和有效性奠定了它对于验证功能系统的重要地位。为了对系统的状态、故障分析等进行定位,本文对设计的总线监控功能模块进行验证,并提出了一种有效的验证方法。本文介绍了IEEE1394总线协议,并介绍了总线监控逻辑外围的相关接口部件。通过对传统验证方法缺点的论述,最终确定采用System Verilog搭建的分层式的面向对象的一种高效的验证方法。采用随机激励方式的发包机制对DUT进行功能验证,最终完成了对该总线监控功能模块的充分完备验证。首先介绍IEEE1394协议并分析研究了协议结构,在此基础上展开对本文的验证对象总体架构的介绍。通过对总体架构的把握,可以了解验证对象,即总线监控功能模块,包括对它的功能、组成部件的详细描述。只有对设计足够的了解才能进一步去验证它的功能。要验证总线监控功能,就必须对验证平台和验证平台的结构有所了解,最终选择搭建层次化的SystemVerilog验证平台。SystemVerilog验证平台对比于传统验证平台的特点,分别从语言、结构、功能方面作了详细介绍。根据其功能设计的需求搭建专属于总线监控功能模块的验证平台,并对平台进行完整性测试。所有这些都是为了对设计功能更好的验证,如何进行测试和测试的目的是重点,本文通过对测试资源的分类达到验证的需求和目标。通过虚拟仿真验证,使得对总线监控功能得到充分完备的验证,验证结果表明该监控功能符合总线功能要求,能够提高仿真系统中的故障处理效率和记录实时状态的能力。
【关键词】：IEEE1394 总线监控 SystemVerilog验证平台 虚拟仿真测试
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TP336
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 缩略语对照表10-13
• 第一章 绪论13-17
• 1.1 课题研究的背景13
• 1.2 IEEE1394总线的发展背景13-14
• 1.3 IEEE1394总线的应用领域14-15
• 1.4 本论文章节结构15-17
• 第二章 IEEE1394总线协议标准17-25
• 2.1 IEEE 1394协议概述17-18
• 2.2 IEEE 1394和USB18-20
• 2.2.1 IEEE 1394与USB的联系18
• 2.2.2 IEEE 1394与USB的区别18
• 2.2.3 IEEE1394与USB的发展趋势18-20
• 2.3 IEEE 1394协议结构20-23
• 2.3.1 物理层PHY20-22
• 2.3.2 链路层LINK22-23
• 2.3.3 事务层TRANSACTION23
• 2.3.4 串行总线管理（Serial Bus Management）23
• 2.4 IEEE 1394总线性能和特点23-24
• 2.5 本章小结24-25
• 第三章 1394总线监控功能逻辑介绍25-37
• 3.1 功能概述25
• 3.2 模块描述25-34
• 3.2.1 体系架构25
• 3.2.2 链路层功能模型25-27
• 3.2.3 BM功能单元27-30
• 3.2.4 PCIe主机接口单元30-34
• 3.3 工作机制34-35
• 3.4 本章小结35-37
• 第四章 基于System Verilog的总线监控验证平台37-49
• 4.1 验证平台37-41
• 4.1.1 传统仿真验证平台37-38
• 4.1.2 System Verilog验证平台38-41
• 4.2 总线监控验证平台41-47
• 4.2.1 总体架构41-42
• 4.2.2 功能部件42-47
• 4.3 小结47-49
• 第五章 BM总线监控虚拟仿真测试49-59
• 5.1 BM基本资源测试49-52
• 5.1.1 监控控制状态寄存器复位值测试49-50
• 5.1.2 监控控制状态寄存器读写测试50-51
• 5.1.3 双端口 RAM读写功能测试51-52
• 5.2 监控功能测试52-55
• 5.2.1 标识号位于双端口RAM的中间位置52-53
• 5.2.2 通道号过滤53-54
• 5.2.3 标识号和通道号同时进行过滤54
• 5.2.4 特殊包监控测试54-55
• 5.3 故障注入55-56
• 5.3.1 接收消息vpc错误55-56
• 5.3.2 再次比对时，初次比对使能没有打开56
• 5.3.3 初次比对，，接收消息crc错56
• 5.4 杂项验证56-57
• 5.4.1 总线上有多种包，只监控帧同步开始包56-57
• 5.4.2 LLC地址空洞验证57
• 5.4.3 监控配置区地址空洞验证57
• 5.5 本章小结57-59
• 第六章 结论59-61
• 致谢61-63
• 参考文献63-65
• 作者简介65-66

【相似文献】

中国期刊全文数据库 前4条

1 王远;陈孟东;陈冬;刘杨;齐鹏;;基于System Verilog的芯片模拟器设计与实现[J];电脑知识与技术;2012年07期

2 黄继宽;;IC设计语言即将改朝换代 你会用System Verilog吗[J];电子与电脑;2006年06期

3 周德新;金志威;王鹏;赵学娟;;基于System Verilog的SRAM控制器IP核验证[J];电子器件;2012年05期

4 ;[J];;年期

中国硕士学位论文全文数据库 前1条

1 白羽;一种基于System Verilog的1394总线监控逻辑验证方法[D];西安电子科技大学;2015年

  本文关键词：一种基于System Verilog的1394总线监控逻辑验证方法，由笔耕文化传播整理发布。

本文编号：408716